Luận án tiến sĩ: Phương pháp hiệu chỉnh sai lệch kênh trong ADC ghép xen thời gian - Tạ Văn Thành

BỘ GIÁO DỤC VÀ ĐÀO TẠO BỘ QUỐC PHÒNG HỌC VIỆN KỸ THUẬT QUÂN SỰ TẠ VĂN THÀNH NGHIÊN CỨU PHƯƠNG PHÁP HIỆU CHỈNH CÁC SAI LỆCH KÊNH TRONG ADC GHÉP XEN THỜI GIAN LUẬN ÁN TIẾN SĨ KỸ THUẬT HÀ NỘI - NĂM 2021 luan an BỘ GIÁO DỤC VÀ ĐÀO TẠO BỘ QUỐC PHÒNG HỌC VIỆN KỸ THUẬT QUÂN SỰ TẠ VĂN THÀNH NGHIÊN CỨU PHƯƠNG PHÁP HIỆU CHỈNH CÁC SAI LỆCH KÊNH TRONG ADC GHÉP XEN THỜI GIAN LUẬN ÁN TIẾN SĨ KỸ THUẬT Chuyên ngành: KỸ THUẬT ĐIỆN TỬ Mã số: 9 52 02 03 NGƯỜI HƯỚNG DẪN KHOA HỌC: PGS. TS HOÀNG VĂN PHÚC HÀ NỘI - NĂM 2021 luan an LỜI CAM ĐOAN Tôi xin cam đoan Luận án và các kết quả trình bày trong luận án là công trình nghiên cứu của tôi dưới sự hướng dẫn của cán bộ hướng dẫn. Các số liệu, kết quả trình bày trong luận án là hoàn toàn trung thực và chưa được công bố trong bất kỳ công trình nào trước đây. Các kết quả sử dụng tham khảo đều đã được trích dẫn đầy đủ và theo đúng quy định.

Hà Nội, ngày 07 tháng 9 năm 2021 Tác giả Tạ Văn Thành luan an LỜI CẢM ƠN Trong quá trình học tập, nghiên cứu và hoàn thành luận án, nghiên cứu sinh đã nhận được nhiều sự giúp đỡ và đóng góp quý báu. Đầu tiên, nghiên cứu sinh xin bày tỏ lòng biết ơn sâu sắc đến thầy giáo PGS. TS Hoàng Văn Phúc. Thầy không chỉ là người hướng dẫn, giúp đỡ nghiên cứu sinh hoàn thành luận án này mà còn là người định hướng, truyền động lực và ý chí quyết tâm cho nghiên cứu sinh trên con đường nghiên cứu khoa học đầy gian khó.

Nghiên cứu sinh cũng chân thành cảm ơn các thầy giáo trong Khoa Vô tuyến điện tử, tập thể Bộ môn Kỹ thuật Xung số - Vi xử lý, Khoa Vô tuyến Điện tử, Học viện Kỹ thuật Quân sự, nơi nghiên cứu sinh làm việc, đã luôn quan tâm, động viên, tận tình giúp đỡ và tạo điều kiện mọi mặt trong suốt thời gian nghiên cứu sinh học tập, nghiên cứu tại đây. Nghiên cứu sinh cũng chân thành cảm ơn Phòng Sau đại học - Học viện Kỹ thuật Quân sự; Trường Sĩ quan thông tin - Binh chủng Thông tin liên lạc là các đơn vị chủ quản đã thường xuyên hỗ trợ, tạo điều kiện và giúp đỡ nghiên cứu sinh hoàn thành luận án này. Cuối cùng, nghiên cứu sinh trân trọng cảm ơn vợ, con, những người thân yêu trong gia đình, bạn bè và các đồng nghiệp đã luôn động viên, chia sẻ những khó khăn trong cuộc sống, gia đình và xã hội, tạo động lực rất lớn để nghiên cứu sinh hoàn thành công trình này. Xin chân thành cảm ơn.

luan an MỤC LỤC MỤC LỤC. DANH MỤC CÁC TỪ VIẾT TẮT. iii DANH MỤC HÌNH VẼ. v DANH MỤC BẢNG.

x DANH MỤC CÁC KÝ HIỆU TOÁN HỌC. xi MỞ ĐẦU. TỔNG QUAN VỀ BỘ BIẾN ĐỔI TƯƠNG TỰ - SỐ GHÉP XEN THỜI GIAN. Tổng quan về bộ biến đổi tương tự - số ghép xen thời gian.

Sự cần thiết của bộ ADC ghép xen thời gian. Nguyên lý hoạt động. Các tham số của TIADC. Các sai lệch kênh trong TIADC.

Ảnh hưởng của các sai lệch kênh trong TIADC. Ảnh hưởng của sai lệch một chiều. Ảnh hưởng của sai lệch khuếch đại. Ảnh hưởng của sai lệch định thời.

Ảnh hưởng của sai lệch băng thông. Tổng quan về các kỹ thuật hiệu chỉnh sai lệch kênh trong TIADC 44 1. Phương pháp hiệu chỉnh trước. Phương pháp hiệu chỉnh nền.

Kết luận chương. PHƯƠNG PHÁP HIỆU CHỈNH NỀN TRÊN MIỀN SỐ TỪNG SAI LỆCH KÊNH TRONG TIADC. Mô hình hệ thống. Phương pháp hiệu chỉnh đề xuất cho từng sai lệch kênh.

Phương pháp hiệu chỉnh nền trên miền số sai lệch một chiều 53 2. Phương pháp hiệu chỉnh nền trên miền số sai lệch khuếch đại 58 2. Phương pháp hiệu chỉnh nền trên miền số sai lệch định thời. Kết luận chương.

PHƯƠNG PHÁP HIỆU CHỈNH NỀN TRÊN MIỀN SỐ CHO NHIỀU SAI LỆCH KÊNH TRONG TIADC. Phương pháp hiệu chỉnh nền trên miền số tuần tự các sai lệch kênh trong TIADC. Phương pháp hiệu chỉnh nền trên miền số đồng thời các sai lệch kênh trong TIADC. Kết luận chương.

109 KẾT LUẬN VÀ HƯỚNG NGHIÊN CỨU. 111 DANH MỤC CÁC CÔNG TRÌNH ĐÃ CÔNG BỐ. 114 TÀI LIỆU THAM KHẢO. 116 ii luan an DANH MỤC CÁC TỪ VIẾT TẮT Từ viết tắt Nghĩa Tiếng Anh Nghĩa Tiếng Việt ADC Analog to Digital Converter Bộ biến đổi tương tự - số CMOS Complementary Metal- Công nghệ chế tạo vi mạch Oxide-Semiconductor CMOS DSP Digital Signal Processing Xử lý tín hiệu số ENOB Effective Number of Bit Số bit hiệu dụng FD-SOI Fully-Depleted Silicon-On- Công nghệ silicon trên chất Insulator cách điện toàn phần FFT Fast Fourier transform Biến đổi Fourier nhanh FIR Finite Impulse Response Đáp ứng xung hữu hạn FoM Figure of Merit Hệ số phẩm chất FPGA Field Programmable Gate Mảng logic lập trình được Array IC Integrated Circuit Mạch tích hợp LNA Low Noise Amplifier Bộ khuếch đại tạp âm thấp LMS Least Mean Square Bình phương trung bình cực tiểu LO Local Oscillator Bộ tạo dao động nội LUT Lookup Table Bảng tra cứu MUX Multiplexer Bộ ghép kênh PSD Power Spectral Density Mật độ phổ công suất RF Radio Frequency Tần số vô tuyến RLS Recursive Least Squares Bình phương cực tiểu đệ quy iii luan an SAR ADC Successive Approximation ADC thanh ghi xấp xỉ Register ADC liên tiếp SDR Software Defined Radio Vô tuyến định nghĩa bằng phần mềm SFDR Spurious Free Dynamic Dải động không chứa hài Range SNR Signal to Noise Ratio Tỉ số tín hiệu trên tạp SNDR Signal to Noise and Distor- Tỉ số tín hiệu trên tạp tion ratio và méo S/H Sample and Hold Trích và giữ mẫu TIADC Time-Interleaved Analog- Bộ biến đổi tương tự - số to-Digital Converter ghép xen thời gian VHDL Very High Speed Integrated Ngôn ngữ mô tả phần cứng Circuit Hardware Descrip- mạch tích hợp tốc độ rất cao tion Language WSS Wide-Sense-Stationary Dừng theo nghĩa rộng iv luan an DANH MỤC HÌNH VẼ 1 Sơ đồ khối máy thu lấy mẫu trực tiếp băng rộng.1 Sơ đồ khối máy thu lấy mẫu trực tiếp.2 Quan hệ giữa công suất tiêu thụ và tần số lấy mẫu của ADC đơn và TIADC.3 Mô hình TIADC M kênh (a) và giản đồ thời gian của TIADC M kênh (b).4 So sánh các phương pháp lượng tử hóa.5 Minh họa về SFDR trong phổ tần số đầu ra của ADC.6 Mô hình các sai lệch kênh trong từng kênh của TIADC.7 Mô hình các sai lệch kênh trong TIADC M kênh.8 Phổ tần đầu ra TIADC bao gồm tất cả các lỗi sai lệch kênh đối với: (a) TIADC 2 kênh, (b) TIADC 4 kênh .9 Ảnh hưởng của lỗi sai lệch một chiều lên đầu ra của TIADC: (a) miền thời gian, (b) miền tần số.10 Sự suy giảm của (a) SNDR và (b) ENOB do sai lệch một chiều.11 Ảnh hưởng của lỗi sai lệch khuếch đại lên TIADC 4 kênh: (a) miền thời gian, (b) miền tần số.12 Sự suy giảm của (a) SNDR và (b) ENOB do sai lệch khuếch đại.13 Minh họa về sai lệch định thời và rung pha ngẫu nhiên.14 Ảnh hưởng của lỗi sai lệch định thời lên đầu ra của TIADC 4 kênh: (a) miền thời gian, (b) miền tần số.15 Sự suy giảm của (a) SNDR và (b) ENOB do sai lệch định thời.16 Mạch lấy mẫu đầu vào và mạch lọc thông thấp RC tương đương.17 Phổ tần đầu ra chỉ có sai lệch băng thông đối với: (a) TIADC 2 kênh, (b) TIADC 4 kênh.18 Ảnh hưởng của tần số tín hiệu vào đến hiệu năng của TIADC 4 kênh chỉ có sai lệch băng thông: (a) SNDR, (b) ENOB.1 Mô hình TIADC M kênh chỉ gồm sai lệch một chiều, sai lệch khuếch đại và sai lệch định thời.2 Sơ đồ hiệu chỉnh các sai lệch kênh trong TIADC M kênh.3 Sơ đồ hiệu chỉnh sai lệch một chiều trong từng kênh ADC con của TIADC M kênh.4 Sơ đồ khối ước lượng sai lệch một chiều trong từng kênh ADC con của TIADC M kênh.5 Sơ đồ khối sửa lỗi sai lệch một chiều trong từng kênh ADC con của TIADC M kênh.6 Phổ tần đầu ra của TIADC 4 kênh trước và sau khi hiệu chỉnh sai lệch một chiều.7 Phổ tần đầu ra của TIADC 8 kênh trước và sau khi hiệu chỉnh sai lệch một chiều.8 So sánh SNDR và SFDR trước và sau khi hiệu chỉnh sai lệch một chiều của TIADC 4 kênh (a) và 8 kênh (b).9 Thời gian hội tụ của các giá trị sai lệch một chiều được ước lượng trong TIADC: (a) 4 kênh, (b) 8 kênh.10 Sơ đồ hiệu chỉnh sai lệch khuếch đại trong từng kênh ADC con của TIADC M kênh.11 Sơ đồ ước lượng sai lệch khuếch đại trong từng kênh ADC con của TIADC M kênh.12 Sơ đồ sửa lỗi sai lệch khuếch đại trong từng kênh ADC con của TIADC M kênh.13 Sơ đồ chi tiết quá trình hiệu chỉnh sai lệch khuếch đại trong từng kênh ADC con của TIADC M kênh.14 Phổ tần đầu ra của TIADC 4 kênh trước và sau khi hiệu chỉnh sai lệch khuếch đại.

64 vi luan an 2.15 Phổ tần đầu ra của TIADC 8 kênh trước và sau khi hiệu chỉnh sai lệch khuếch đại.16 So sánh SNDR và SFDR trước và sau khi hiệu chỉnh sai lệch khuếch đại của TIADC 4 kênh (a) và 8 kênh (b).17 Sơ đồ hiệu chỉnh sai lệch định thời trong từng kênh ADC con của TIADC M kênh.18 Sơ đồ tổng quát quá trình ước lượng lỗi sai lệch định thời.19 Sơ đồ sửa lỗi sai lệch định thời đề xuất.20 Phổ tần đầu ra của TIADC 4 kênh trước và sau khi hiệu chỉnh sai lệch định thời bằng thuật toán ước lượng LMS.21 Thời gian hội tụ của sai lệch định thời ước lượng được trên từng kênh so với giá trị mong muốn khi sử dụng thuật toán LMS.22 Phổ tần đầu ra của TIADC 4 kênh trước và sau khi hiệu chỉnh sai lệch định thời bằng thuật toán ước lượng RLS.23 Thời gian hội tụ của sai lệch định thời ước lượng được trên từng kênh so với giá trị mong muốn khi sử dụng thuật toán RLS.1 Mô hình hiệu chỉnh đề xuất cho các sai lệch kênh trong TIADC M kênh.2 Mô hình sửa lỗi sai lệch định thời đề xuất trong TIADC M kênh.3 Mô hình ước lượng đề xuất cho các sai lệch kênh trong TIADC M kênh.4 Phổ tần số đầu ra của TIADC 4 kênh trước và sau khi hiệu chỉnh các sai lệch kênh đối với tín hiệu vào đơn âm: (a) trước khi hiệu chỉnh, (b) sau khi hiệu chỉnh.5 Phổ tần đầu ra của TIADC 4 kênh trước và sau khi hiệu chỉnh sai lệch kênh đối với tín hiệu vào đa âm: (a) trước khi hiệu chỉnh, (b) sau khi hiệu chỉnh.