Tổng quan về luận án

Luận án này trình bày các giải pháp đột phá trong lĩnh vực Kỹ thuật điện tử, tập trung vào việc nâng cao hiệu suất của các hệ thống thu băng rộng thông qua hai hướng nghiên cứu chính: hiệu chỉnh sai lệch trong bộ chuyển đổi tương tự-số xen kẽ thời gian (TI-ADC) và tối ưu hóa chuyển đổi dấu phẩy động sang dấu phẩy tĩnh (FFC) cho các thuật toán xử lý tín hiệu số (DSP). Bối cảnh khoa học của nghiên cứu được đặt trong sự phát triển nhanh chóng của các hệ thống truyền thông hiện đại (như 4G, 5G, WLAN 802.11ac/ax/ah) đòi hỏi các bộ thu phát vô tuyến định nghĩa bằng phần mềm (SDR) với khả năng số hóa và xử lý tín hiệu tốc độ cao, hiệu quả năng lượng. Tính tiên phong của nghiên cứu thể hiện ở việc giải quyết các thách thức kỹ thuật cốt lõi vốn cản trở hiệu suất và khả năng triển khai phần cứng của các hệ thống này.

Research gap SPECIFIC với citations từ literature: Mặc dù TI-ADC là giải pháp tối ưu để cân bằng tốc độ và công suất tiêu thụ trong các máy thu băng rộng (ghi nhận bởi [87]), vấn đề lớn nhất là sự sai lệch giữa các bộ ADC thành phần (sub-ADC) bao gồm lệch offset, hệ số khuếch đại (gain), thời gian lấy mẫu (timing skew) và băng thông. Các sai lệch này tạo ra tín hiệu lỗi và làm giảm đáng kể hiệu năng của TI-ADC, đặc biệt là đối với tín hiệu đầu vào băng thông rộng [7]. Các kỹ thuật hiệu chỉnh hỗn hợp (mixed-signal) và tương tự (analog) như của [101, 123] cần thêm mạch tương tự và thời gian thiết kế dài. Các thuật toán hiệu chỉnh hoàn toàn trên miền số tuy hứa hẹn về tính linh hoạt và thời gian thiết kế ngắn hơn, nhưng thường tập trung riêng lẻ vào lệch offset/gain [11, 51] hoặc timing skew [61, 64]. Một số nghiên cứu về hiệu chỉnh đồng thời như của [110] (sử dụng tập bộ lọc thông cao - HPF) hay [73] (sử dụng bộ tạo tín hiệu Pseudo) hoặc [104] (sử dụng ma trận Hadamard và tương quan chéo) lại làm tăng chi phí tài nguyên phần cứng hoặc độ phức tạp tính toán. Luận án này đã xác định một khoảng trống cụ thể trong việc phát triển một kỹ thuật hiệu chỉnh đồng thời lệch hệ số khuếch đại và thời gian lấy mẫu hoàn toàn số, không yêu cầu HPF hay tái cấu trúc tín hiệu sai số phức tạp, đặc biệt là trong các hệ thống phức tạp có hồi tiếp. Đối với việc chuyển đổi dấu phẩy động sang dấu phẩy tĩnh (FFC) cho các thuật toán DSP, các kỹ thuật hiện có như dựa trên mô phỏng (Matlab kết hợp Accelerate FPGA [5]) hoặc ngôn ngữ ANSI C/System C [97, 98] hay tối ưu EO [90] chưa giải quyết hiệu quả các hệ thống phức tạp có hồi tiếp và thời gian thực hiện chuyển đổi kéo dài do số lượng các khối lớn. Đây là một khoảng trống quan trọng mà luận án này hướng tới.

Research questions và hypotheses:

  1. Làm thế nào để phát triển một giải pháp hiệu chỉnh đồng thời lệch hệ số khuếch đại và thời gian lấy mẫu trong TI-ADC, hoàn toàn trên miền số, dựa trên nguyên tắc lọc thích nghi loại bỏ nhiễu (ANC) mà không làm tăng đáng kể tài nguyên phần cứng và vẫn đảm bảo cải thiện đáng kể hiệu năng (SNDR, SFDR) trên các băng tần Nyquist khác nhau?
    • Hypothesis 1: Một giải pháp hiệu chỉnh dựa trên nguyên tắc ANC có thể đồng thời ước lượng và bù các sai lệch gain và timing skew của TI-ADC trên các băng tần Nyquist khác nhau, sử dụng tín hiệu đầu vào chưa biết (dạng WSS), và khi triển khai trên phần cứng sẽ đạt hiệu năng cao (SNDR ≥ 60dB, SFDR ≥ 85dB, ENOB ≈ 10bit) với tài nguyên tối ưu (chiếm ≤ 10% FPGA XC7KC325T).
  2. Làm thế nào để cải tiến quy trình chuyển đổi dấu phẩy động sang dấu phẩy tĩnh (FFC) cho các thuật toán DSP phức tạp (bao gồm cả hệ thống có hồi tiếp) bằng kỹ thuật nhóm tín hiệu, từ đó giảm thời gian thực hiện FFC và tối ưu tài nguyên phần cứng khi triển khai?
    • Hypothesis 2: Kỹ thuật nhóm tín hiệu trong FFC, dựa trên cơ sở toán học về dải động tín hiệu và hàm truyền đạt của các khối chức năng, có thể giảm thời gian thực hiện FFC (chỉ còn khoảng một phần so với không nhóm tín hiệu) và tối ưu hóa tài nguyên phần cứng cho các thuật toán DSP như bộ hiệu chỉnh TI-ADC ANC và FFT đa phương thức trong WLAN IEEE 802.11ax.

Theoretical framework với tên theories cụ thể: Luận án được xây dựng trên nền tảng của lý thuyết xử lý tín hiệu số (DSP), lý thuyết mạch điện tử, và lý thuyết điều khiển thích nghi. Các lý thuyết cốt lõi bao gồm:

  • Định lý Nyquist: Là nguyên tắc nền tảng cho việc lấy mẫu tín hiệu, quy định tần số lấy mẫu tối thiểu (fs = 2fc) để tái tạo tín hiệu analog một cách chính xác.
  • Lý thuyết Adaptive Noise Canceller (ANC): Dựa trên thuật toán lọc thích nghi (ví dụ như Least Mean Square - LMS hoặc Recursive Least Squares - RLS), ANC được đề xuất như một nguyên tắc cốt lõi để ước lượng và loại bỏ nhiễu gây ra bởi các sai lệch trong TI-ADC. Nguyên tắc này cho phép hiệu chỉnh mà không cần biết trước tín hiệu đầu vào.
  • Lý thuyết chuyển đổi dấu phẩy động sang dấu phẩy tĩnh (FFC): Nghiên cứu dựa trên các mô hình số học dấu phẩy tĩnh, tối ưu hóa độ dài từ (Word-Length Optimization - WLO) để cân bằng giữa độ chính xác và tài nguyên phần cứng.
  • Lý thuyết Biến đổi Fourier nhanh (FFT): Cụ thể là các kiến trúc FFT đa phương thức như Multi-path Delay Commutator (MDC) và Single-path Delay Feedback (SDF) được áp dụng trong bối cảnh thiết bị WLAN IEEE 802.11ax.
  • Lý thuyết mô hình hóa sai lệch trong TI-ADC: Dựa trên các mô hình toán học biểu diễn ảnh hưởng của lệch offset, gain, timing skew và băng thông lên phổ tín hiệu đầu ra của TI-ADC (tham khảo các công thức 1.8-1.17 từ [114, 35, 60]).

Đóng góp đột phá với quantified impact:

  1. Giải pháp hiệu chỉnh TI-ADC dựa trên ANC (All-digital, background calibration): Đề xuất một kỹ thuật hiệu chỉnh đồng thời lệch hệ số khuếch đại và thời gian lấy mẫu trong TI-ADC dựa trên nguyên tắc ANC. Kỹ thuật này hoạt động hoàn toàn trong miền kỹ thuật số, không yêu cầu các bộ lọc HPF hoặc mạch tạo tín hiệu Pseudo phức tạp, giúp giảm chi phí tài nguyên phần cứng [J1, J2].
    • Impact: Cải thiện hiệu năng TI-ADC lên đáng kể, đạt được SNDR ≥ 60dB và SFDR ≥ 85dB, với ENOB ≈ 10bit cho TI-ADC lý tưởng 11bit hoạt động ở tần số lấy mẫu ≥ 2,7GHz. Tài nguyên phần cứng chiếm ≤ 10% trên FPGA Kintex-7 XC7KC325T, cho phép tích hợp hiệu quả vào các lõi ADC.
  2. Giải pháp FFC cải tiến với kỹ thuật nhóm tín hiệu: Phát triển một phương pháp FFC mới dựa trên việc nhóm dữ liệu, có cơ sở toán học vững chắc dựa trên dải động tín hiệu và hàm truyền đạt của các khối chức năng [J3, C1, C2].
    • Impact: Giảm đáng kể thời gian thực hiện FFC, cụ thể là "chỉ khoảng một phần so với khi không nhóm tín hiệu" đối với các hệ thống DSP phức tạp như bộ hiệu chỉnh TI-ADC ANC và FFT đa phương thức. Điều này tối ưu hóa tài nguyên phần cứng và tăng tốc độ thiết kế, giải quyết vấn đề chuyển đổi kéo dài trong các hệ thống lớn.
  3. Tối ưu hóa kiến trúc phần cứng cho FFT đa phương thức: Ứng dụng giải pháp FFC vào thiết kế FFT đa phương thức cho thiết bị WLAN chuẩn IEEE 802.11ax, kết hợp các kiến trúc MDC, SDF và tối ưu hóa Twiddle factor.
    • Impact: Đem lại hiệu quả về diện tích mạch và công suất tiêu thụ cho FFT đa phương thức, đáp ứng yêu cầu thông lượng cao của các chuẩn truyền thông hiện đại.

Scope (sample size, timeframe) và significance: Phạm vi nghiên cứu tập trung vào hiệu chỉnh đồng thời lệch hệ số khuếch đại và thời gian lấy mẫu của các sub-ADC trong TI-ADC dựa trên nguyên tắc ANC. Quá trình hiệu chỉnh diễn ra song song với hoạt động của ADC, với tín hiệu đầu vào giả định là dạng WSS. Giải pháp FFC được phát triển là phương pháp bán tự động dựa trên mô phỏng, áp dụng cho bộ hiệu chỉnh TI-ADC ANC và bộ FFT đa phương thức. Luận án đã sử dụng mô phỏng Monte Carlo để đánh giá thuật toán và thử nghiệm thực nghiệm trên FPGA Kintex-7 XC7KC325T và tổng hợp trên công nghệ CMOS 180nm. Nghiên cứu có ý nghĩa quan trọng trong việc thúc đẩy khả năng triển khai các hệ thống thu băng rộng tốc độ cao, tiết kiệm năng lượng, đặc biệt trong các ứng dụng SDR. Các giải pháp đề xuất không chỉ cải thiện hiệu năng của các thành phần then chốt mà còn cung cấp phương pháp luận hiệu quả cho việc tối ưu hóa quy trình thiết kế phần cứng DSP phức tạp.

Literature Review và Positioning

Synthesis của major streams với TÊN TÁC GIẢ và NĂM cụ thể: Lĩnh vực TI-ADC đã được nghiên cứu rộng rãi nhằm vượt qua giới hạn về tốc độ và công suất của các ADC đơn lẻ. Các nghiên cứu ban đầu tập trung vào mô hình hóa các sai lệch và ảnh hưởng của chúng đến hiệu suất TI-ADC [114, 35, 60]. Đối với hiệu chỉnh sai lệch, hai hướng chính đã được phát triển: kỹ thuật hiệu chỉnh tín hiệu hỗn hợp (mixed-signal) và/hoặc tương tự (analog) [101, 123] và kỹ thuật hiệu chỉnh hoàn toàn trên miền số. Các nghiên cứu gần đây ưu tiên hướng số hóa do tính linh hoạt và khả năng cấu hình lại. Cụ thể, [11, 51] tập trung vào hiệu chỉnh lệch offset và hệ số khuếch đại, trong khi [61, 64] nghiên cứu về lệch thời gian lấy mẫu. Các nỗ lực để hiệu chỉnh đồng thời cả lệch hệ số khuếch đại và thời gian lấy mẫu bao gồm việc sử dụng tập bộ lọc thông cao (HPF) bởi [110], bộ tạo tín hiệu Pseudo bởi [73], hoặc ma trận Hadamard kết hợp tương quan chéo của [104]. Tuy nhiên, các phương pháp này thường đối mặt với vấn đề tăng chi phí tài nguyên phần cứng hoặc độ phức tạp. Trong lĩnh vực chuyển đổi dấu phẩy động sang dấu phẩy tĩnh (FFC) cho DSP, các phương pháp dựa trên mô phỏng (ví dụ, Matlab với Accelerate FPGA [5]) và các kỹ thuật dựa trên ngôn ngữ lập trình (System C [97, 98]) đã được đề xuất để tự động hóa quá trình này. Nghiên cứu của [90] cũng đã cải thiện tốc độ FFC bằng thuật toán tối ưu hóa tiến hóa (EO). Tuy nhiên, các kỹ thuật này thường bỏ qua các hệ thống phức tạp có hồi tiếp và gặp khó khăn trong việc tối ưu hóa thời gian thực hiện FFC cho các hệ thống có số lượng khối lớn.

Contradictions/debates với ít nhất 2 opposing views: Một mâu thuẫn chính trong thiết kế TI-ADC là sự đánh đổi giữa hiệu suất (tốc độ, độ phân giải) và công suất tiêu thụ. Mặc dù TI-ADC giải quyết được một phần bằng cách cho phép các sub-ADC hoạt động ở tần số thấp hơn, nhưng các sai lệch nội tại lại làm giảm đáng kể hiệu năng tổng thể. Vấn đề là nên dùng mạch analog (tương tự [101, 123]) để hiệu chỉnh trực tiếp và nhanh chóng ở tầng thấp nhất, hay dùng mạch số (tương tự [65, 73, 109]) để có tính linh hoạt và dễ cấu hình lại, mặc dù có thể làm tăng độ phức tạp của DSP. Một tranh cãi khác là phương pháp hiệu chỉnh đồng thời lệch gain và timing skew. Một số nghiên cứu như [110] đề xuất sử dụng tập bộ lọc HPF để tách biệt và xử lý các thành phần lỗi. Ngược lại, các phương pháp như của [73] lại dựa vào việc tạo tín hiệu Pseudo để ước lượng sai lệch. Cả hai cách tiếp cận này đều có những nhược điểm về tài nguyên phần cứng hoặc độ phức tạp tính toán như luận án đã chỉ ra.

Positioning trong literature với specific gap identified: Luận án này định vị mình trong lĩnh vực nghiên cứu các giải pháp hiệu chỉnh hoàn toàn số (all-digital calibration) cho TI-ADC, khắc phục các hạn chế của phương pháp analog và mixed-signal về thời gian thiết kế và khả năng thích ứng với công nghệ CMOS. Cụ thể, nó lấp đầy khoảng trống bằng cách đề xuất một giải pháp hiệu chỉnh đồng thời lệch hệ số khuếch đại và thời gian lấy mẫu dựa trên nguyên tắc Adaptive Noise Canceller (ANC), mà không cần các cấu trúc phụ trợ tốn kém như HPF hay mạch tạo tín hiệu Pseudo [73, 110], hay các tính toán tương quan chéo phức tạp [104]. Điều này cho phép một thiết kế tối ưu hơn về chi phí phần cứng và diện tích mạch. Đối với FFC, luận án cung cấp một cải tiến đáng kể so với các phương pháp dựa trên mô phỏng [5] hoặc ngôn ngữ [97, 98] bằng cách giới thiệu kỹ thuật nhóm tín hiệu. Kỹ thuật này đặc biệt hữu ích cho các hệ thống DSP phức tạp có hồi tiếp, nơi mà các phương pháp truyền thống chưa được tối ưu về thời gian thực hiện FFC do số lượng khối lớn, như đã đề cập trong các nghiên cứu trước [90].

How this advances field với concrete contributions: Nghiên cứu này tiến bộ lĩnh vực Kỹ thuật điện tử bằng cách cung cấp các giải pháp hiệu quả cho hai thách thức chính trong thiết kế hệ thống thu băng rộng. Thứ nhất, việc đưa ra một kỹ thuật hiệu chỉnh TI-ADC dựa trên ANC (được công bố trong [J1, J2]) cho phép các bộ ADC tốc độ cao (cỡ GHz) đạt được hiệu năng cao hơn (SNDR ≥ 60dB, SFDR ≥ 85dB) mà vẫn tối ưu tài nguyên phần cứng. Thứ hai, giải pháp FFC với kỹ thuật nhóm tín hiệu (được công bố trong [J3, C1, C2]) cung cấp một công cụ mạnh mẽ để rút ngắn thời gian thiết kế và tối ưu hóa tài nguyên phần cứng cho bất kỳ thuật toán DSP phức tạp nào, đặc biệt là các hệ thống có hồi tiếp, góp phần thúc đẩy sự phát triển của các thiết bị không dây theo chuẩn IEEE 802.11ax và các ứng dụng SDR.

So sánh với ÍT NHẤT 2 international studies:

  1. So sánh với [73] (Matsuno, 2010) và [110] (Lee, 2008) về hiệu chỉnh TI-ADC: Các nghiên cứu của Matsuno và Lee đề xuất các kỹ thuật hiệu chỉnh đồng thời lệch gain và timing skew sử dụng bộ tạo tín hiệu Pseudo và tập bộ lọc HPF tương ứng. Luận án này cải tiến bằng cách đề xuất nguyên tắc ANC, không yêu cầu các cấu trúc phần cứng phụ trợ này, dẫn đến giảm chi phí tài nguyên và độ phức tạp mạch. Ví dụ, trong [73], việc sử dụng bộ tạo tín hiệu Pseudo có thể làm tăng diện tích mạch và công suất tiêu thụ, trong khi giải pháp dựa trên ANC của luận án nhằm mục tiêu chiếm ≤ 10% tài nguyên FPGA Kintex-7 XC7KC325T.
  2. So sánh với [97] (Kagaris, 2003) và [90] (Zhu, 2011) về FFC: Kagaris đề xuất phương pháp FFC dựa trên ngôn ngữ System C cho hệ thống VLSI. Zhu cải thiện tốc độ FFC bằng thuật toán tối ưu EO. Tuy nhiên, các nghiên cứu này chưa giải quyết triệt để vấn đề thời gian chuyển đổi kéo dài cho các hệ thống DSP phức tạp có hồi tiếp với số lượng khối lớn. Giải pháp FFC của luận án với kỹ thuật nhóm tín hiệu đã chứng minh khả năng giảm đáng kể thời gian thực hiện FFC (chỉ còn khoảng một phần so với không nhóm tín hiệu) cho các hệ thống như bộ hiệu chỉnh TI-ADC ANC và FFT đa phương thức, một cải tiến cụ thể trong hiệu quả thiết kế so với các phương pháp trước đây.

Đóng góp lý thuyết và khung phân tích

Đóng góp cho lý thuyết

Luận án này đóng góp đáng kể vào lý thuyết xử lý tín hiệu số và thiết kế mạch tích hợp bằng cách mở rộng và thách thức các lý thuyết hiện có.

  • Extend/challenge WHICH specific theories (name theorists):

    • Mở rộng lý thuyết Adaptive Noise Canceller (ANC): Các ứng dụng truyền thống của ANC (phát triển bởi Bernard Widrow và Ted Hoff) thường tập trung vào việc loại bỏ nhiễu cho tín hiệu thông thường. Luận án đã mở rộng ứng dụng nguyên tắc ANC vào một bài toán chuyên biệt và phức tạp hơn là đồng thời hiệu chỉnh các sai lệch gain và timing skew trong kiến trúc TI-ADC. Điều này đòi hỏi sự điều chỉnh và mô hình hóa lại các thành phần lỗi để phù hợp với nguyên lý triệt tiêu nhiễu thích nghi, đặc biệt là trong môi trường các tín hiệu chưa biết và có tính chất WSS.
    • Thách thức các giới hạn của lý thuyết FFC hiện có: Các lý thuyết và phương pháp FFC trước đây (như được đề xuất bởi [97, 98] cho System C hoặc [5] cho Matlab) thường tập trung vào tối ưu hóa độ dài từ cho từng khối riêng lẻ hoặc hệ thống tuyến tính. Luận án này thách thức giới hạn này bằng cách đề xuất một cơ chế nhóm tín hiệu mới, xem xét mối quan hệ giữa các khối chức năng và đặc tính của tín hiệu trong toàn hệ thống, đặc biệt là các hệ thống có hồi tiếp. Điều này mở ra một cách tiếp cận hiệu quả hơn cho việc tối ưu hóa FFC trên quy mô lớn, vượt ra ngoài việc tối ưu cục bộ.

  • Conceptual framework với components và relationships: Khung lý thuyết của luận án xoay quanh hai trụ cột chính:

    1. Khung hiệu chỉnh TI-ADC dựa trên ANC:
      • Components: M bộ sub-ADC với các sai lệch (offset, gain ∆gi, timing ∆ti, băng thông), bộ ghép kênh, khối ước lượng sai lệch ANC, khối bù sai lệch số.
      • Relationships: Tín hiệu đầu vào x(t) được lấy mẫu bởi M sub-ADC bị sai lệch, tạo ra các tín hiệu lỗi trong phổ đầu ra y[n]. Khối ANC sử dụng đầu ra của TI-ADC để ước lượng các hệ số sai lệch (cg và ct) một cách thích nghi. Các hệ số ước lượng này sau đó được sử dụng để bù các sai lệch, tái tạo tín hiệu đầu ra gần lý tưởng hơn. Mối quan hệ giữa các sai lệch và phổ tín hiệu được mô hình hóa qua các phương trình toán học (ví dụ 1.9), cho thấy sự phụ thuộc của hài nhiễu vào k.ωs/M và (±ωin + k.ωs/M).
    2. Khung chuyển đổi FFC với nhóm tín hiệu:
      • Components: Hệ thống DSP được biểu diễn dưới dạng đồ thị các khối chức năng, dải động tín hiệu vào/ra của mỗi khối, hàm truyền đạt của các khối, và thuật toán nhóm tín hiệu.
      • Relationships: Thuật toán nhóm tín hiệu sẽ phân loại các tín hiệu và khối chức năng dựa trên cơ sở toán học về dải biên độ tín hiệu và hàm truyền đạt của các khối. Các tín hiệu trong cùng một nhóm sẽ được xử lý FFC chung, giảm số lượng biến cần tối ưu hóa trong quá trình chuyển đổi độ dài từ (WLO), từ đó giảm thời gian thực hiện FFC.

  • Theoretical model với propositions/hypotheses numbered: Model 1: ANC-based TI-ADC Mismatch Calibration Model

    • Proposition 1.1: Trong một TI-ADC M kênh, các sai lệch hệ số khuếch đại (∆gi) và thời gian lấy mẫu (∆ti) tạo ra các thành phần hài nhiễu trong phổ đầu ra tại tần số (±ωin + k.ωs/M) [60], phụ thuộc vào tần số tín hiệu vào ωin.
    • Proposition 1.2: Một bộ lọc thích nghi loại bỏ nhiễu (ANC) có thể được cấu hình để ước lượng đồng thời các sai lệch ∆gi và ∆ti bằng cách sử dụng các bản sao tín hiệu đầu vào bị trễ và khuếch đại như tín hiệu tham chiếu, và đầu ra TI-ADC là tín hiệu lỗi chính.
    • Proposition 1.3: Việc bù các sai lệch đã ước lượng hoàn toàn trong miền số sẽ cải thiện đáng kể các thông số SNDR và SFDR của TI-ADC, đặc biệt trên các băng tần Nyquist khác nhau, đạt được hiệu suất gần lý tưởng (SNDR ≥ 60dB, SFDR ≥ 85dB, ENOB ≈ 10bit) với tần số lấy mẫu cao (≥ 2.7GHz). Model 2: Signal Grouping for FFC Model
    • Proposition 2.1: Đối với một hệ thống DSP phức tạp, việc tối ưu hóa độ dài từ (WLO) cho từng tín hiệu hoặc khối chức năng riêng lẻ dẫn đến thời gian thực hiện FFC kéo dài, đặc biệt khi có số lượng khối lớn và vòng hồi tiếp.
    • Proposition 2.2: Bằng cách nhóm các tín hiệu và khối chức năng có dải động tín hiệu và hàm truyền đạt tương tự nhau (hoặc trong cùng một nhánh tính toán không tách rời) dựa trên cơ sở toán học, có thể giảm số lượng biến tối ưu hóa trong FFC.
    • Proposition 2.3: Giải pháp FFC với nhóm tín hiệu sẽ rút ngắn đáng kể thời gian thực hiện FFC và tối ưu hóa tài nguyên phần cứng (diện tích mạch, công suất) khi triển khai các thuật toán DSP phức tạp như bộ hiệu chỉnh TI-ADC ANC và FFT đa phương thức trên FPGA/ASIC.

  • Paradigm shift với EVIDENCE từ findings: Luận án góp phần vào một "paradigm shift" từ các phương pháp hiệu chỉnh TI-ADC truyền thống phụ thuộc vào mạch analog hoặc các cấu trúc số phức tạp, sang một phương pháp hiệu chỉnh hoàn toàn số, dựa trên nguyên tắc thích nghi, hiệu quả về tài nguyên và linh hoạt hơn. Bằng chứng là việc đạt được hiệu suất cao (SNDR ≥ 60dB, SFDR ≥ 85dB) chỉ với tài nguyên phần cứng chiếm ≤ 10% trên FPGA Kintex-7 XC7KC325T, cho thấy sự khả thi của việc tích hợp các bộ hiệu chỉnh số vào lõi ADC mà trước đây đòi hỏi các giải pháp phức tạp hơn [73, 110]. Đối với FFC, việc chứng minh cơ sở toán học và hiệu quả của kỹ thuật nhóm tín hiệu (giảm thời gian FFC "chỉ khoảng một phần so với khi không nhóm tín hiệu") cung cấp một "paradigm shift" trong cách tiếp cận tối ưu hóa thiết kế DSP, từ việc tối ưu từng phần tử sang tối ưu hóa theo nhóm chức năng hoặc luồng dữ liệu, đặc biệt quan trọng cho các hệ thống phức tạp và thời gian thiết kế ngắn.

Khung phân tích độc đáo

Khung phân tích của luận án kết hợp các lý thuyết hiện có theo một cách độc đáo để giải quyết các vấn đề đã nêu.

  • Integration của theories (name 3+ specific theories): Khung phân tích tích hợp sâu sắc các lý thuyết sau:

    1. Lý thuyết xử lý tín hiệu số (DSP): Nền tảng cho việc mô hình hóa các sai lệch, thiết kế bộ lọc thích nghi, và phát triển các thuật toán hiệu chỉnh và FFC.
    2. Lý thuyết Adaptive Noise Canceller (ANC): Cung cấp nguyên tắc cốt lõi cho việc thiết kế bộ hiệu chỉnh sai lệch TI-ADC, cho phép ước lượng và loại bỏ nhiễu mà không cần biết tín hiệu đầu vào.
    3. Lý thuyết tối ưu hóa độ dài từ (Word-Length Optimization - WLO) trong FFC: Tích hợp với khái niệm "nhóm tín hiệu" mới để giảm không gian tìm kiếm và tăng tốc quá trình tối ưu.
    4. Lý thuyết kiến trúc FFT: Kết hợp các kiến trúc MDC và SDF cùng với tối ưu hóa Twiddle factor để thiết kế FFT đa phương thức hiệu quả.

  • Novel analytical approach với justification:

    • Đối với hiệu chỉnh TI-ADC: Phương pháp phân tích độc đáo nằm ở việc sử dụng nguyên tắc ANC để đồng thời xử lý các sai lệch gain và timing skew trên các băng tần Nyquist khác nhau. Điều này khác biệt với các phương pháp trước đây thường sử dụng bộ lọc đặc biệt (HPF [110]) hoặc tạo tín hiệu giả (Pseudo [73]) làm tăng độ phức tạp. Phương pháp ANC được chứng minh có khả năng ước lượng các hệ số sai lệch một cách độc lập với tín hiệu đầu vào (giả định WSS), cho phép hiệu chỉnh nền (background calibration) hiệu quả.
    • Đối với FFC: Cách tiếp cận phân tích mới là "nhóm tín hiệu" (signal grouping) dựa trên cơ sở toán học về dải biên độ tín hiệu và hàm truyền đạt của các khối. Thay vì xử lý từng tín hiệu riêng lẻ, phương pháp này nhận dạng các "nhóm" tín hiệu có đặc tính tương đồng trong hệ thống DSP, cho phép áp dụng các ràng buộc độ dài từ chung cho toàn nhóm, giảm số lượng biến tối ưu hóa một cách đáng kể.

  • Conceptual contributions với definitions:

    • TI-ADC ANC (Adaptive Noise Canceller for TI-ADC): Một bộ hiệu chỉnh hoàn toàn số, dựa trên nguyên tắc ANC, được thiết kế để đồng thời ước lượng và bù lệch hệ số khuếch đại và thời gian lấy mẫu trong các TI-ADC, hoạt động hiệu quả trên nhiều băng tần Nyquist.
    • Nhóm tín hiệu trong FFC (Signal Grouping in FFC): Một kỹ thuật mới trong quá trình chuyển đổi dấu phẩy động sang dấu phẩy tĩnh, trong đó các tín hiệu và khối chức năng trong hệ thống DSP được gộp lại thành các nhóm dựa trên các thuộc tính toán học (dải động, hàm truyền đạt) để tối ưu hóa đồng thời độ dài từ, từ đó giảm thời gian thực hiện FFC và tài nguyên phần cứng.

  • Boundary conditions explicitly stated:

    • Đối với hiệu chỉnh TI-ADC ANC:
      • Tín hiệu đầu vào của TI-ADC được giả định là dạng WSS (Wide Sense Stationary).
      • Nghiên cứu tập trung vào hiệu chỉnh lệch hệ số khuếch đại và thời gian lấy mẫu, bỏ qua việc hiệu chỉnh lệch offset và băng thông một cách riêng biệt trong giai đoạn này (mặc dù các sai lệch này được nhận thức có tồn tại và ảnh hưởng).
      • TI-ADC lý tưởng có độ phân giải 11 bit và tần số lấy mẫu ≥ 2,7GHz.
    • Đối với giải pháp FFC:
      • Giải pháp FFC là bán tự động, dựa trên mô phỏng.
      • Hiệu quả của việc nhóm tín hiệu được kiểm chứng trên các thuật toán DSP cụ thể: bộ hiệu chỉnh TI-ADC ANC và FFT đa phương thức trong thiết bị WLAN chuẩn IEEE 802.11ax.

Phương pháp nghiên cứu tiên tiến

Luận án áp dụng một phương pháp nghiên cứu định lượng, kết hợp chặt chẽ giữa mô hình hóa lý thuyết, mô phỏng chuyên sâu và thử nghiệm phần cứng nghiêm ngặt để kiểm chứng các đề xuất.

Thiết kế nghiên cứu

  • Research philosophy (positivism/interpretivism/critical realism): Triết lý nghiên cứu của luận án nghiêng về chủ nghĩa Thực chứng (Positivism). Nó tập trung vào việc xác định các mối quan hệ nhân quả giữa các sai lệch trong TI-ADC và hiệu suất của chúng, cũng như giữa các phương pháp FFC và hiệu quả triển khai phần cứng. Luận án sử dụng các phương pháp định lượng, thu thập dữ liệu khách quan thông qua các phép đo hiệu suất (SNDR, SFDR, ENOB, công suất, diện tích mạch) và các kiểm chứng thực nghiệm trên phần cứng (FPGA, ASIC) để kiểm chứng các giả thuyết. Mục tiêu là tạo ra kiến thức có thể khái quát hóa và lặp lại.

  • Mixed methods với SPECIFIC combination rationale: Không áp dụng mixed methods. Luận án sử dụng phương pháp định lượng thuần túy.

  • Multi-level design với levels clearly defined: Thiết kế nghiên cứu không theo hướng đa cấp độ (multi-level) theo nghĩa xã hội học, mà là một quy trình thiết kế và kiểm chứng đa giai đoạn trong kỹ thuật:

    1. Cấp độ Lý thuyết/Mô hình hóa: Xây dựng mô hình toán học cho TI-ADC với các sai lệch (Eq. 1.8-1.17) và phát triển cơ sở toán học cho nguyên tắc ANC trong hiệu chỉnh đồng thời lệch gain/timing, cũng như chứng minh toán học cho kỹ thuật nhóm tín hiệu trong FFC dựa trên dải động và hàm truyền đạt.
    2. Cấp độ Mô phỏng: Thực hiện mô phỏng hệ thống (Monte Carlo simulation) để kiểm tra tính đúng đắn và hiệu suất của thuật toán hiệu chỉnh TI-ADC ANC trên các băng tần Nyquist khác nhau (Chương 2, mục 2.2, 2.3). Mô phỏng FFC để tối ưu độ dài từ và đánh giá thời gian chuyển đổi.
    3. Cấp độ Triển khai Phần cứng/Thực nghiệm: Triển khai các thuật toán đã được kiểm chứng trên nền tảng phần cứng (FPGA và tổng hợp ASIC) để đánh giá các thông số thực tế như tài nguyên phần cứng, công suất tiêu thụ, diện tích mạch và tần số hoạt động.

  • Sample size và selection criteria EXACT:

    • Đối với TI-ADC: Mô hình TI-ADC M kênh được sử dụng, trong đó M là số lượng sub-ADC. Các mô phỏng được thực hiện với các giá trị M khác nhau, ví dụ, TI-ADC 4 kênh (Hình 2.12). Độ phân giải lý tưởng của TI-ADC là 11 bit.
    • Đối với mẫu sai lệch: Các sai lệch (offset, gain, timing skew) của sub-ADC được giả định phân bố Gauss với các giá trị RMS cụ thể (ví dụ: σt thay đổi từ 0 → 10 ps; σg = 0,01) trong mô phỏng Monte Carlo để đánh giá sự biến động của hiệu năng.
    • Đối với FFC: Áp dụng trên bộ hiệu chỉnh TI-ADC ANC và bộ FFT đa phương thức cho thiết bị WLAN chuẩn IEEE 802.11ax, đại diện cho các hệ thống DSP phức tạp. Không có "sample size" theo nghĩa thống kê xã hội học, mà là các trường hợp kiểm thử điển hình trong kỹ thuật.

Quy trình nghiên cứu rigorous

  • Sampling strategy với inclusion/exclusion criteria: Không có sampling strategy theo nghĩa thống kê xã hội học. Thay vào đó, quy trình nghiên cứu sử dụng các kịch bản kiểm thử (test scenarios) được xác định rõ ràng:

    • Tín hiệu đầu vào: Các tín hiệu đơn tần (ví dụ, fin = 0,45 × fs, hoặc 0,29fs) và tín hiệu băng rộng điều chế (ví dụ, 16-QAM, 256-QAM với tần số sóng mang 0,29fs hoặc 0,45fs + fs) thuộc các băng tần Nyquist khác nhau (băng tần cơ bản, băng tần Nyquist 2, 3, 4) được đưa vào mô hình TI-ADC để đánh giá hiệu chỉnh.
    • Tiêu chí loại trừ: Các giải pháp hiệu chỉnh đòi hỏi mạch analog hoặc mixed-signal phức tạp, hoặc các phương pháp FFC không thể áp dụng cho hệ thống có hồi tiếp với số lượng khối lớn.

  • Data collection protocols với instruments described:

    • Mô phỏng: Sử dụng công cụ mô phỏng phần mềm (ví dụ, Matlab/Simulink) để thu thập dữ liệu hiệu suất (SNDR, SFDR, thời gian hội tụ của các hệ số sai lệch cg, cr, phổ tín hiệu ra) trước và sau hiệu chỉnh.
    • Thực nghiệm phần cứng:
      • Triển khai trên FPGA: Sử dụng FPGA Kintex-7 XC7K325T (thông số cụ thể được đề cập trong Bảng 3.13) để đo lường tài nguyên phần cứng (logic cells, DSP slices, BRAMs), trễ và thông lượng.
      • Tổng hợp ASIC: Sử dụng công cụ Genus 162 PDK XFab SOI CMOS 180nm để thu thập dữ liệu về công suất tiêu thụ và diện tích mạch của bộ hiệu chỉnh TI-ADC ANC (Bảng 3.14, 3.15, 3.16).

  • Triangulation (data/method/investigator/theory): Luận án sử dụng triangulation phương pháp và dữ liệu:

    • Methodological Triangulation: Kết hợp mô hình toán học (Chương 1, 2) với mô phỏng phần mềm (Chương 2, 3) và thử nghiệm phần cứng thực tế (Chương 3) để kiểm chứng tính đúng đắn và hiệu quả của các giải pháp.
    • Data Triangulation: Thu thập các loại dữ liệu khác nhau (phổ tín hiệu, SNDR, SFDR, ENOB từ mô phỏng; tài nguyên, công suất, diện tích từ phần cứng) để củng cố kết quả.

  • Validity (construct/internal/external) và reliability (α values):

    • Construct Validity: Đảm bảo rằng các chỉ số đo lường (SNDR, SFDR, ENOB, tài nguyên, công suất) thực sự phản ánh hiệu năng của TI-ADC và hiệu quả của FFC. Các mô hình toán học chi tiết (Eq. 1.8-1.17) được sử dụng để liên kết lý thuyết với các phép đo thực nghiệm.
    • Internal Validity: Được tăng cường bởi việc sử dụng mô phỏng Monte Carlo để đánh giá thuật toán dưới các điều kiện sai lệch ngẫu nhiên, giúp kiểm soát các biến nhiễu. Quy trình thực nghiệm phần cứng có kiểm soát cũng giảm thiểu các yếu tố ngoại lai.
    • External Validity: Các điều kiện tổng quát hóa được xác định rõ ràng (ví dụ: tín hiệu WSS, áp dụng cho TI-ADC M kênh, FFT đa phương thức trong WLAN 802.11ax), cho phép đánh giá mức độ mà các kết quả có thể áp dụng cho các hệ thống và ngữ cảnh tương tự.
    • Reliability: Tính tin cậy được đảm bảo thông qua việc lặp lại các mô phỏng Monte Carlo với nhiều bộ sai lệch ngẫu nhiên, chứng minh sự ổn định của thuật toán hiệu chỉnh và FFC. Mặc dù giá trị alpha (α) không được nêu rõ, sự hội tụ của các hệ số sai lệch (cg, cr) được trình bày (Hình 2.7, 2.16) thể hiện tính ổn định và lặp lại của quá trình ước lượng.

Data và phân tích

  • Sample characteristics với demographics/statistics:

    • Đặc điểm mẫu tín hiệu: Tín hiệu vào đơn tần (fin = 0.45 × fs), tín hiệu thông dải (ví dụ, [0.1fs, 0.45fs]), và tín hiệu điều chế băng rộng (16-QAM, 256-QAM) với tần số sóng mang khác nhau (0.29fs, 0.45fs + fs) được sử dụng để kiểm thử hiệu chỉnh TI-ADC trên các băng tần Nyquist khác nhau (Hình 2.6, 2.9-2.13, 2.17).
    • Đặc điểm TI-ADC: M = 4 kênh sub-ADC, độ phân giải lý tưởng 11 bit, tần số lấy mẫu TI-ADC ≥ 2.7 GHz. Các sai lệch gain và timing skew được giả định phân bố Gauss với các giá trị RMS (ví dụ, σt thay đổi từ 0 → 10 ps, σg = 0.01).

  • Advanced techniques (SEM/multilevel/QCA etc.) với software:

    • Advanced Technique: Mô phỏng Monte Carlo được sử dụng để đánh giá hiệu suất của thuật toán hiệu chỉnh TI-ADC ANC dưới các điều kiện sai lệch ngẫu nhiên. Kỹ thuật ước lượng thích nghi dựa trên nguyên tắc ANC. Đối với FFC, phương pháp tối ưu hóa độ dài từ (WLO) kết hợp với kỹ thuật nhóm tín hiệu.
    • Software:
      • Mô phỏng và phát triển thuật toán: Matlab/Simulink được sử dụng để thiết lập môi trường mô phỏng (ví dụ, sim_log trong Phụ lục B).
      • Thiết kế phần cứng:
        • FPGA: Các thiết kế được triển khai và thử nghiệm trên FPGA Kintex-7 XC7K325T (Xilinx) và FPGA Stratix IV (Altera) cho FFT đa phương thức.
        • ASIC Synthesis: Công cụ Genus 162 PDK XFab SOI CMOS 180nm được sử dụng để tổng hợp mạch, đánh giá công suất và diện tích.

  • Robustness checks với alternative specifications:

    • Kiểm tra tính mạnh mẽ: Hiệu suất của thuật toán hiệu chỉnh TI-ADC ANC được kiểm tra trên nhiều loại tín hiệu đầu vào (đơn tần, băng rộng điều chế) và trên các băng tần Nyquist khác nhau (Hình 2.14, 2.15, 2.18). Điều này đảm bảo rằng giải pháp không chỉ hoạt động trong một kịch bản cụ thể mà có tính ứng dụng rộng rãi.
    • So sánh với các phương pháp khác: Kết quả SNDR và SFDR của kỹ thuật đề xuất được so sánh với các kỹ thuật hiệu chỉnh khác trong tài liệu (ví dụ, [73, 110]) trong Bảng 2.2, chứng minh ưu việt về hiệu năng.
    • Đánh giá FFC: Giải pháp FFC được áp dụng cho hai ứng dụng DSP khác nhau (TI-ADC ANC và FFT đa phương thức) để chứng minh tính tổng quát và hiệu quả của kỹ thuật nhóm tín hiệu.

  • Effect sizes và confidence intervals reported:

    • Effect Sizes: Các giá trị SNDR và SFDR được báo cáo rõ ràng (ví dụ, SNDR ≥ 60dB, SFDR ≥ 85dB sau hiệu chỉnh, cải thiện đáng kể so với trước hiệu chỉnh, xem Hình 2.6, 2.9, 2.10, 2.11, 2.14, 2.17). Các đường cong hội tụ của các hệ số sai lệch (cg, cr) được hiển thị (Hình 2.7, 2.16), minh họa tốc độ và độ chính xác của quá trình thích nghi.
    • Confidence Intervals: Mặc dù không trực tiếp báo cáo khoảng tin cậy theo chuẩn thống kê, việc sử dụng mô phỏng Monte Carlo ngụ ý rằng các kết quả được trình bày là giá trị trung bình hoặc điển hình trên nhiều lần chạy với sai lệch ngẫu nhiên, cho thấy độ tin cậy của thuật toán. Sự ổn định của các giá trị SNDR/SFDR sau hội tụ cũng là một chỉ số về độ tin cậy.

Phát hiện đột phá và implications

Những phát hiện then chốt

Luận án đã đạt được một số phát hiện then chốt với ý nghĩa sâu sắc cho lĩnh vực Kỹ thuật điện tử và xử lý tín hiệu.

  1. Hiệu chỉnh đồng thời lệch hệ số khuếch đại và thời gian lấy mẫu của TI-ADC bằng ANC trên các băng tần Nyquist: Phát hiện chính là nguyên tắc ANC có khả năng ước lượng và bù đồng thời các sai lệch hệ số khuếch đại và thời gian lấy mẫu của TI-ADC một cách hiệu quả, hoạt động hoàn toàn trên miền số và độc lập với tín hiệu đầu vào (WSS).

    • SPECIFIC EVIDENCE từ data: Mô phỏng cho thấy SNDR của TI-ADC tăng từ ~25-35dB lên ≥ 60dB và SFDR tăng từ ~30-45dB lên ≥ 85dB sau hiệu chỉnh, cho tín hiệu đơn tần (fin = 0.45 × fs) (Hình 2.6). Đối với tín hiệu băng rộng 16-QAM (10 MHz, sóng mang 0.29fs), SNDR cải thiện đáng kể từ ~30dB lên ~60dB (Hình 2.10). Kỹ thuật này duy trì hiệu suất cao trên cả 4 băng tần Nyquist đầu tiên, với SNDR ổn định ở mức trên 60dB và SFDR trên 85dB (Hình 2.14).
    • Statistical significance: Các giá trị p-value và effect sizes không được trình bày trực tiếp, nhưng sự cải thiện mạnh mẽ và nhất quán về SNDR/SFDR (ví dụ, tăng hơn 20-30dB) là bằng chứng rõ ràng về ý nghĩa thống kê của phương pháp hiệu chỉnh.
    • Compare với prior research findings: Bảng 2.2 so sánh hiệu năng SNDR và SFDR của kỹ thuật đề xuất với [73] (Matsuno) và [110] (Lee), cho thấy giải pháp của luận án đạt được các giá trị SNDR/SFDR tương đương hoặc cao hơn với kiến trúc ít phức tạp hơn, không cần các thành phần phụ trợ.

  2. Kỹ thuật nhóm tín hiệu trong FFC giúp giảm thời gian chuyển đổi đáng kể: Luận án đã chứng minh rằng việc nhóm các tín hiệu trong hệ thống DSP dựa trên dải động và hàm truyền đạt của các khối chức năng có thể rút ngắn đáng kể thời gian thực hiện FFC.

    • SPECIFIC EVIDENCE từ data: Đối với bộ hiệu chỉnh TI-ADC ANC và FFT đa phương thức, "thời gian thực hiện FFC khi có nhóm tín hiệu chỉ khoảng một phần so với khi không nhóm tín hiệu" (Chương 3, mục 3.4, Bảng 3.5, 3.12). Điều này có ý nghĩa quan trọng đối với các hệ thống phức tạp có nhiều khối.

  3. Tối ưu tài nguyên phần cứng cho bộ hiệu chỉnh TI-ADC ANC và FFT đa phương thức: Giải pháp đề xuất dẫn đến việc triển khai phần cứng hiệu quả.

    • SPECIFIC EVIDENCE từ data: Bộ hiệu chỉnh TI-ADC ANC triển khai trên FPGA XC7KC325T chỉ chiếm ≤ 10% tài nguyên FPGA (Chương 3, mục 3.4, Bảng 3.13). Đối với FFT đa phương thức, giải pháp FFC cũng giúp tối ưu diện tích mạch, công suất tiêu thụ và số cổng logic khi tổng hợp ASIC (Bảng 3.7, 3.9, 3.10, 3.11).

  4. Các kết quả counter-intuitive và giải thích lý thuyết: Không có kết quả nào được mô tả rõ ràng là "counter-intuitive" trong bản tóm tắt. Các phát hiện chủ yếu là sự cải thiện hiệu suất như mong đợi từ các giải pháp tối ưu. Tuy nhiên, việc duy trì hiệu suất cao trên nhiều băng tần Nyquist (Hình 2.14) cho thấy tính mạnh mẽ vượt trội của giải pháp ANC, điều mà một số phương pháp cũ có thể gặp khó khăn.

  5. New phenomena với concrete examples từ data: Luận án không khám phá "new phenomena" theo nghĩa vật lý, mà là các phương pháp kỹ thuật mới. Kỹ thuật nhóm tín hiệu trong FFC có thể được coi là một cách tiếp cận mới để tối ưu hóa, với bằng chứng từ dữ liệu về thời gian chuyển đổi.

Implications đa chiều

  • Theoretical advances với contribution to 2+ theories:

    • Lý thuyết ANC: Đóng góp vào việc mở rộng ứng dụng lý thuyết ANC từ triệt tiêu nhiễu tổng quát sang một bài toán cụ thể và phức tạp trong thiết kế ADC là đồng thời hiệu chỉnh nhiều loại sai lệch với tín hiệu đầu vào chưa biết.
    • Lý thuyết FFC/WLO: Đề xuất kỹ thuật nhóm tín hiệu là một đóng góp lý thuyết mới, cải tiến phương pháp luận trong tối ưu hóa độ dài từ, đặc biệt cho các hệ thống DSP lớn và phức tạp có hồi tiếp. Nó cung cấp một khung toán học mới để tiếp cận FFC một cách toàn diện hơn.

  • Methodological innovations applicable to other contexts:

    • Phương pháp hiệu chỉnh TI-ADC ANC: Nguyên tắc thiết kế bộ hiệu chỉnh dựa trên ANC có thể được áp dụng để giải quyết các bài toán hiệu chỉnh hoặc triệt tiêu nhiễu khác trong các hệ thống mạch hỗn hợp hoặc analog, nơi các nguồn lỗi có thể được mô hình hóa thành nhiễu và triệt tiêu thích nghi.
    • Kỹ thuật nhóm tín hiệu FFC: Phương pháp luận nhóm tín hiệu có thể được tổng quát hóa và áp dụng cho các thuật toán tối ưu hóa thiết kế phần cứng khác ngoài FFC, ví dụ như tối ưu hóa phân bố năng lượng, hoặc phân bổ tài nguyên cho các hệ thống phức tạp.

  • Practical applications với specific recommendations:

    • Ứng dụng trong thiết kế SDR và máy thu băng rộng: Các giải pháp đề xuất cho phép thiết kế các bộ TI-ADC hiệu suất cao hơn, tích hợp trực tiếp vào front-end của máy thu SDR, từ đó tăng tính linh hoạt và khả năng cấu hình của máy thu.
    • Ứng dụng trong các thiết bị WLAN IEEE 802.11ax: Bộ FFT đa phương thức được tối ưu hóa thông qua FFC giúp đáp ứng yêu cầu thông lượng cao của các chuẩn Wi-Fi mới, cải thiện hiệu suất của các thiết bị truy cập không dây.
    • Khuyến nghị: Các nhà thiết kế ASIC/FPGA nên xem xét áp dụng nguyên tắc ANC cho các bài toán hiệu chỉnh phức tạp, và kỹ thuật nhóm tín hiệu trong FFC để tối ưu hóa quy trình thiết kế và triển khai phần cứng DSP, đặc biệt với các hệ thống có nhiều khối chức năng và yêu cầu thời gian thiết kế ngắn.

  • Policy recommendations với implementation pathway: Không có policy recommendations trực tiếp trong bản tóm tắt luận án. Tuy nhiên, việc nâng cao hiệu quả thiết kế và hiệu suất của các thành phần cốt lõi trong viễn thông có thể gián tiếp thúc đẩy sự phát triển của các công nghệ 4G/5G và Wi-Fi thế hệ mới, ảnh hưởng đến các tiêu chuẩn và chính sách về phổ tần, truyền dẫn dữ liệu.

  • Generalizability conditions clearly specified:

    • Hiệu chỉnh TI-ADC ANC: Giải pháp được chứng minh hiệu quả cho các TI-ADC với M kênh (M ≥ 2), có độ phân giải lý tưởng đến 11 bit, và tần số lấy mẫu cỡ GHz, với tín hiệu đầu vào dạng WSS. Có thể tổng quát hóa cho các TI-ADC có cấu hình tương tự.
    • FFC với nhóm tín hiệu: Kỹ thuật này có thể áp dụng cho các thuật toán DSP nói chung, đặc biệt là các hệ thống có cấu trúc phức tạp với nhiều khối chức năng và vòng hồi tiếp, nơi việc tối ưu hóa độ dài từ toàn diện là một thách thức.

Limitations và Future Research

3-4 specific limitations acknowledged

  1. Phụ thuộc vào giả định tín hiệu WSS: Giải pháp hiệu chỉnh TI-ADC ANC dựa trên giả định rằng tín hiệu đầu vào là dạng Wide Sense Stationary (WSS). Điều này có thể hạn chế ứng dụng trong các môi trường có tín hiệu vào với đặc tính thống kê thay đổi nhanh hoặc không thể coi là WSS.
  2. Tập trung vào lệch gain và timing skew: Mặc dù luận án công nhận sự tồn tại của lệch offset và băng thông, giải pháp ANC chính được phát triển để đồng thời hiệu chỉnh lệch hệ số khuếch đại và thời gian lấy mẫu. Việc tích hợp hiệu chỉnh hiệu quả cho tất cả các loại sai lệch một cách đồng thời và tối ưu vẫn là một thách thức.
  3. Phương pháp FFC bán tự động: Giải pháp FFC đề xuất là bán tự động, vẫn yêu cầu một số can thiệp hoặc cấu hình từ người thiết kế, đặc biệt trong việc xác định các nhóm tín hiệu tối ưu cho các hệ thống rất phức tạp.
  4. Kiểm chứng trên phạm vi cụ thể: Các thử nghiệm thực nghiệm trên phần cứng được giới hạn trong một số nền tảng FPGA (Kintex-7, Stratix IV) và công nghệ CMOS (XFab SOI CMOS 180nm) cụ thể. Mặc dù kết quả là hứa hẹn, việc xác nhận rộng rãi hơn trên các công nghệ và nền tảng khác vẫn cần thiết.

Boundary conditions về context/sample/time

  • Context: Nghiên cứu tập trung vào các hệ thống thu băng rộng và thiết bị WLAN theo chuẩn IEEE 802.11ax. Khả năng ứng dụng trực tiếp cho các lĩnh vực khác như y tế, quân sự có thể cần đánh giá thêm.
  • Sample: Các thử nghiệm TI-ADC được thực hiện với số kênh M cụ thể (ví dụ M=4). Hiệu suất với M lớn hơn (ví dụ vài chục kênh) có thể có những thách thức triển khai và hiệu suất khác.
  • Time: Các kết quả được thu thập từ mô phỏng và triển khai trên công nghệ CMOS 180nm vào thời điểm công bố. Với sự phát triển nhanh chóng của công nghệ vi mạch, các thông số về diện tích và công suất có thể thay đổi trên các node công nghệ tiên tiến hơn.

Future research agenda với 4-5 concrete directions

  1. Tích hợp hiệu chỉnh đa sai lệch toàn diện: Nghiên cứu và phát triển giải pháp hiệu chỉnh đồng thời và tối ưu cho TẤT CẢ các loại sai lệch trong TI-ADC (offset, gain, timing skew, băng thông) sử dụng nguyên tắc thích nghi hoặc các phương pháp kết hợp.
  2. FFC hoàn toàn tự động với AI/ML: Phát triển một công cụ FFC hoàn toàn tự động, có khả năng học và tự động xác định các chiến lược nhóm tín hiệu tối ưu hoặc độ dài từ tối ưu cho các kiến trúc DSP phức tạp, có thể sử dụng các thuật toán trí tuệ nhân tạo hoặc học máy.
  3. Thử nghiệm trên công nghệ tiên tiến hơn: Mở rộng thử nghiệm phần cứng của cả bộ hiệu chỉnh TI-ADC ANC và FFC sang các node công nghệ CMOS nhỏ hơn (ví dụ: 28nm, 7nm) để đánh giá hiệu suất, công suất và diện tích mạch trong bối cảnh các yêu cầu thiết kế hiện đại.
  4. Nghiên cứu ứng dụng trong 5G/6G mmWave: Mở rộng ứng dụng của các giải pháp TI-ADC hiệu suất cao cho các hệ thống truyền thông 5G/6G dải tần milimet (mmWave), nơi yêu cầu về tốc độ lấy mẫu và độ chính xác là cực kỳ cao.
  5. Tối ưu hóa năng lượng cho các thuật toán FFC: Nghiên cứu sâu hơn về các kỹ thuật tối ưu hóa năng lượng trực tiếp trong quá trình FFC, không chỉ giảm thời gian chuyển đổi mà còn đảm bảo mức tiêu thụ năng lượng thấp nhất cho mạch đích.

Methodological improvements suggested

  • Sử dụng các công cụ mô hình hóa thống kê nâng cao hơn để định lượng độ tin cậy và khoảng tin cậy của các kết quả mô phỏng, đặc biệt là từ các thử nghiệm Monte Carlo.
  • Phát triển một bộ tiêu chuẩn kiểm thử (benchmark suite) mở rộng cho các hệ thống DSP phức tạp để đánh giá khách quan các phương pháp FFC mới.
  • Áp dụng các kỹ thuật xác minh hình thức (formal verification) trong quy trình thiết kế phần cứng để đảm bảo tính đúng đắn của các thuật toán phức tạp được triển khai.

Theoretical extensions proposed

  • Xây dựng một khung lý thuyết tổng quát hơn cho "nhóm tín hiệu" trong WLO, không chỉ giới hạn ở dải động và hàm truyền đạt, mà còn có thể bao gồm các yếu tố như độ nhạy nhiễu, yêu cầu độ trễ, và kiến trúc mạng dữ liệu.
  • Nghiên cứu các mô hình toán học mới để dự đoán chính xác hơn hành vi của TI-ADC dưới tác động của nhiều loại sai lệch đồng thời, tạo cơ sở cho các thuật toán hiệu chỉnh thông minh hơn.

Tác động và ảnh hưởng

Luận án này mang lại những tác động và ảnh hưởng sâu rộng trong nhiều lĩnh vực, từ học thuật đến công nghiệp và xã hội.

  • Academic impact với potential citations estimate: Các công trình khoa học được công bố từ luận án ([J1], [J2], [J3], [C1], [C2]) đã và đang tạo tiền đề cho các nghiên cứu tiếp theo. Với việc giải quyết các thách thức kỹ thuật cốt lõi trong thiết kế TI-ADC và tối ưu hóa FFC, các đóng góp này có tiềm năng nhận được số lượng trích dẫn đáng kể từ cộng đồng nghiên cứu quốc tế trong các lĩnh vực xử lý tín hiệu số, thiết kế mạch tích hợp và hệ thống truyền thông. Đặc biệt, giải pháp hiệu chỉnh TI-ADC ANC được công bố trên AEU-International Journal of Electronics and Communications ([J1]), một tạp chí uy tín, sẽ thu hút sự chú ý từ các nhà khoa học đang phát triển các bộ chuyển đổi hiệu suất cao. Các đóng góp về FFC ([J3], IEICE Transactions on Fundamentals) cũng có giá trị cao cho các nhà nghiên cứu trong việc thiết kế các hệ thống DSP.

  • Industry transformation với specific sectors:

    • Công nghiệp viễn thông: Cải thiện đáng kể hiệu suất của TI-ADC và FFT là yếu tố then chốt cho sự phát triển của các trạm gốc 4G/5G, thiết bị định tuyến/AP WLAN 802.11ax, và các hệ thống SDR. Điều này dẫn đến các sản phẩm có hiệu năng cao hơn, tiêu thụ ít năng lượng hơn và chi phí sản xuất thấp hơn.
    • Công nghiệp bán dẫn: Các phương pháp FFC cải tiến giúp các nhà thiết kế chip tăng tốc độ phát triển sản phẩm (time-to-market) cho các SoC (System-on-Chip) tích hợp DSP, giảm chi phí nhân công và tài nguyên tính toán trong quá trình thiết kế.
    • Điện tử tiêu dùng: Các thiết bị di động, IoT và thiết bị đeo tay có thể hưởng lợi từ các giải pháp năng lượng hiệu quả và hiệu suất cao, mở ra khả năng cho các tính năng mới và trải nghiệm người dùng tốt hơn.

  • Policy influence với government levels: Mặc dù không trực tiếp đưa ra chính sách, các tiến bộ công nghệ từ luận án gián tiếp hỗ trợ các mục tiêu chính phủ về phát triển cơ sở hạ tầng 5G/6G, thúc đẩy đổi mới công nghệ trong nước và tăng cường khả năng cạnh tranh quốc gia trong lĩnh vực công nghệ cao. Việc phát triển các giải pháp "made in Vietnam" trong lĩnh vực chip và viễn thông có thể là một điểm nhấn trong chính sách công nghệ.

  • Societal benefits quantified where possible:

    • Cải thiện chất lượng kết nối: Các hệ thống truyền thông hiệu suất cao hơn dẫn đến tốc độ internet nhanh hơn, độ trễ thấp hơn, và kết nối đáng tin cậy hơn, cải thiện trải nghiệm cho hàng triệu người dùng.
    • Tiết kiệm năng lượng: Các thiết kế phần cứng tối ưu về công suất tiêu thụ đóng góp vào việc giảm lượng khí thải carbon và tăng tính bền vững của các hệ thống điện tử. Mức giảm công suất tiêu thụ trong FFT đa phương thức (Bảng 3.9) và bộ hiệu chỉnh TI-ADC ANC (Bảng 3.14) góp phần vào mục tiêu tiết kiệm năng lượng toàn cầu.
    • Thúc đẩy đổi mới: Cung cấp các công cụ và phương pháp luận mới cho phép các kỹ sư phát triển các sản phẩm sáng tạo hơn trong tương lai, từ các thiết bị thông minh đến các hệ thống truyền thông phức tạp.

  • International relevance với global implications: Các vấn đề về hiệu chỉnh TI-ADC và tối ưu FFC là những thách thức toàn cầu trong thiết kế mạch tích hợp và hệ thống DSP. Các giải pháp của luận án có thể được áp dụng và hưởng lợi bởi các nhà nghiên cứu và kỹ sư trên toàn thế giới. Bằng chứng là các công trình đã được công bố trên các tạp chí và hội nghị quốc tế uy tín ([J1], [J2], [J3], [C1], [C2]), khẳng định tính phù hợp và đóng góp của nghiên cứu với bối cảnh khoa học toàn cầu.

Đối tượng hưởng lợi

Luận án này mang lại giá trị thiết thực cho nhiều đối tượng khác nhau trong cộng đồng học thuật, công nghiệp và chính sách.

  • Doctoral researchers: Các nghiên cứu sinh tiến sĩ trong lĩnh vực Kỹ thuật điện tử, Xử lý tín hiệu số và Thiết kế mạch tích hợp sẽ hưởng lợi từ việc xác định rõ ràng các research gaps (ví dụ, thiếu giải pháp hiệu chỉnh đồng thời lệch gain/timing skew hiệu quả về tài nguyên cho TI-ADC, FFC cho hệ thống phức tạp có hồi tiếp). Luận án cung cấp một khung lý thuyết vững chắc, các phương pháp nghiên cứu định lượng (mô hình hóa toán học, mô phỏng Monte Carlo, thử nghiệm FPGA/ASIC), và các kết quả thực nghiệm chi tiết có thể làm cơ sở cho các công trình nghiên cứu tiếp theo. Các hướng nghiên cứu tương lai được đề xuất cũng mở ra nhiều cơ hội cho các nghiên cứu sinh muốn chuyên sâu vào các vấn đề còn tồn đọng.

  • Senior academics: Các học giả và giáo sư sẽ tìm thấy trong luận án những đóng góp lý thuyết quan trọng. Việc mở rộng ứng dụng lý thuyết ANC và thách thức các giới hạn của lý thuyết FFC hiện có thông qua kỹ thuật nhóm tín hiệu sẽ thúc đẩy các thảo luận khoa học và mở ra các hướng nghiên cứu mới. Luận án cung cấp các bằng chứng thực nghiệm mạnh mẽ để hỗ trợ các mô hình lý thuyết mới, giúp củng cố kiến thức nền tảng trong lĩnh vực này. Đặc biệt, việc so sánh với các công trình quốc tế khác [73, 110] cho phép đánh giá vị thế và đóng góp của nghiên cứu trong bối cảnh toàn cầu.

  • Industry R&D: Các kỹ sư R&D trong ngành viễn thông, bán dẫn, và điện tử tiêu dùng sẽ là những người hưởng lợi trực tiếp từ các ứng dụng thực tiễn của luận án. Các giải pháp hiệu chỉnh TI-ADC ANC và FFC với nhóm tín hiệu cung cấp các công cụ và phương pháp luận để thiết kế các sản phẩm hiệu quả hơn (SNDR ≥ 60dB, SFDR ≥ 85dB, ENOB ≈ 10bit), tiết kiệm năng lượng, và tối ưu về tài nguyên phần cứng (FPGA XC7KC325T chiếm ≤ 10%). Việc giảm thời gian thực hiện FFC sẽ rút ngắn chu kỳ phát triển sản phẩm, mang lại lợi thế cạnh tranh cho các công ty.

    • Quantify benefits: Ví dụ, một công ty thiết kế chip có thể giảm đáng kể thời gian đưa sản phẩm ra thị trường nhờ giảm thời gian FFC "chỉ khoảng một phần so với khi không nhóm tín hiệu." Một nhà sản xuất thiết bị WLAN có thể đạt được hiệu suất cao hơn cho thiết bị IEEE 802.11ax của họ, cải thiện trải nghiệm người dùng cuối.

  • Policy makers: Các nhà hoạch định chính sách trong lĩnh vực khoa học công nghệ và viễn thông có thể tham khảo luận án để hiểu rõ hơn về các tiến bộ kỹ thuật trong thiết kế mạch tốc độ cao và xử lý tín hiệu. Điều này giúp họ xây dựng các chính sách hỗ trợ nghiên cứu và phát triển công nghệ nguồn, thúc đẩy đổi mới sáng tạo và phát triển bền vững cho ngành công nghiệp điện tử quốc gia.

Câu hỏi chuyên sâu

Trả lời với SPECIFIC DETAILS:

  1. Theoretical contribution độc đáo nhất (name theory extended): Đóng góp lý thuyết độc đáo nhất là việc mở rộng ứng dụng của lý thuyết Adaptive Noise Canceller (ANC) vào việc đồng thời hiệu chỉnh lệch hệ số khuếch đại và thời gian lấy mẫu trong các bộ TI-ADC. Mặc dù lý thuyết ANC (phát triển bởi Bernard Widrow) đã được biết đến rộng rãi trong việc loại bỏ nhiễu, luận án này đã tùy chỉnh và áp dụng nó để giải quyết một vấn đề rất cụ thể và phức tạp trong kiến trúc phần cứng của TI-ADC. Cụ thể, thay vì loại bỏ nhiễu ngẫu nhiên, ANC được sử dụng để ước lượng và bù các sai lệch có tính hệ thống giữa các sub-ADC, hoạt động trong chế độ nền (background calibration) và độc lập với tín hiệu đầu vào (WSS). Điều này khác biệt so với các phương pháp trước đây thường dựa vào việc tiêm tín hiệu kiểm tra (probe signal) hoặc các cấu trúc lọc phức tạp, vốn làm tăng chi phí và sự phức tạp của hệ thống. Luận án đã chứng minh một cách toán học và thực nghiệm rằng ANC có thể đạt được hiệu suất cao (SNDR ≥ 60dB, SFDR ≥ 85dB) cho bài toán này, mở ra một hướng mới cho các ứng dụng hiệu chỉnh tự động trong mạch hỗn hợp.

  2. Methodology innovation (compare với 2+ prior studies): Sự đổi mới về phương pháp luận nằm ở cách tiếp cận hai mặt:

    • Hiệu chỉnh TI-ADC: Luận án đề xuất một phương pháp hiệu chỉnh hoàn toàn số dựa trên ANC để đồng thời xử lý lệch hệ số khuếch đại và thời gian lấy mẫu. So với nghiên cứu của Matsuno et al. [73] sử dụng bộ tạo tín hiệu Pseudo và Lee et al. [110] sử dụng tập bộ lọc HPF, phương pháp của luận án không yêu cầu các thành phần phụ trợ này. Điều này giúp giảm đáng kể tài nguyên phần cứng và độ phức tạp mạch. Bảng 2.2 đã chứng minh giải pháp đề xuất đạt được hiệu năng SNDR và SFDR tương đương hoặc tốt hơn (ví dụ, SNDR 60-70dB, SFDR 85-95dB) so với các kỹ thuật này mà không phải trả giá bằng tài nguyên.
    • Chuyển đổi FFC: Luận án giới thiệu kỹ thuật "nhóm tín hiệu" (signal grouping) trong quá trình FFC. Thay vì tối ưu độ dài từ cho từng khối riêng lẻ như các phương pháp của Kagaris [97] (dựa trên System C) hoặc Zhu [90] (dựa trên thuật toán EO), phương pháp này nhóm các tín hiệu có đặc tính tương tự (dải động, hàm truyền đạt) lại với nhau. Điều này giúp giảm số lượng biến cần tối ưu hóa trong bài toán WLO, dẫn đến giảm đáng kể thời gian thực hiện FFC. Cụ thể, thời gian thực hiện FFC khi áp dụng nhóm tín hiệu "chỉ khoảng một phần so với khi không nhóm tín hiệu" (Bảng 3.5, 3.12), một cải tiến quan trọng cho các hệ thống DSP phức tạp có hồi tiếp như bộ hiệu chỉnh TI-ADC ANC và FFT đa phương thức IEEE 802.11ax.

  3. Most surprising finding (với data support): Một trong những phát hiện đáng ngạc nhiên nhất là khả năng của thuật toán hiệu chỉnh TI-ADC ANC trong việc duy trì hiệu suất cao (SNDR và SFDR) trên tất cả các băng tần Nyquist khác nhau, ngay cả khi tín hiệu đầu vào thuộc các băng tần cao hơn mà TI-ADC thực hiện sub-sampling. Các nghiên cứu trước đây thường gặp khó khăn trong việc hiệu chỉnh hiệu quả khi tín hiệu đầu vào nằm ngoài băng tần Nyquist cơ bản do sự phức tạp của việc ánh xạ sai lệch.

    • Data Support: Hình 2.14 và 2.15 (Chương 2) minh họa rõ ràng điều này. Các đồ thị cho thấy SNDR và SFDR của TI-ADC sau hiệu chỉnh vẫn ổn định và cao (SNDR trên 60dB, SFDR trên 85dB) cho tín hiệu đơn tần thuộc băng tần Nyquist 1, 2, 3 và 4. Đặc biệt, Hình 2.12 cho thấy phổ tín hiệu ra của TI-ADC 4 kênh với tín hiệu vào fin = 0,45 × fs + fs (thuộc băng tần Nyquist 3) đã được hiệu chỉnh hiệu quả, với các hài nhiễu sai lệch bị triệt tiêu đáng kể, cho thấy tính mạnh mẽ của thuật toán ngay cả trong chế độ sub-sampling.

  4. Replication protocol provided? Luận án cung cấp các chi tiết cần thiết để tái tạo các kết quả chính:

    • Mô hình toán học chi tiết: Chương 1 và 2 trình bày các mô hình toán học cụ thể của TI-ADC với các sai lệch (Eq. 1.8-1.17) và cơ sở toán học của nguyên tắc ANC, giúp các nhà nghiên cứu khác hiểu rõ nguyên lý hoạt động.
    • Thiết lập mô phỏng: Chương 2, mục 2.2 mô tả "Thiết lập mô phỏng," bao gồm các thông số của TI-ADC (M kênh, độ phân giải 11 bit, tần số lấy mẫu) và đặc tính của các sai lệch (phân bố Gauss với σg, σt). Phụ lục B cung cấp "MÃ NGUỒN MỘT SỐ CHƯƠNG TRÌNH CỦA THUẬT TOÁN FFC," bao gồm các hàm mô phỏng (sim_log) và hàm tạo mô hình (sim_log), giúp tái tạo môi trường mô phỏng.
    • Thông số thực nghiệm phần cứng: Các thông tin chi tiết về FPGA được sử dụng (Kintex 7, XC7K325T, Stratix IV) và công cụ tổng hợp ASIC (Genus 162 PDK XFab SOI CMOS 180nm) cùng với các bảng kết quả chi tiết (Bảng 3.13-3.16) cho phép các nhóm khác tái tạo và kiểm chứng các kết quả triển khai phần cứng. Các công trình khoa học đã công bố ([J1], [J2], [J3], [C1], [C2]) cũng chứa đựng các chi tiết phương pháp luận và kết quả thực nghiệm cần thiết cho việc tái tạo.

  5. 10-year research agenda outlined? Mặc dù luận án không trình bày một "10-year research agenda" một cách chính thức, phần "Limitations và Future Research" cung cấp một lộ trình rõ ràng với 4-5 hướng nghiên cứu cụ thể, có thể mở rộng thành một chương trình nghiên cứu dài hạn:

    1. Tích hợp hiệu chỉnh đa sai lệch toàn diện: Phát triển giải pháp hiệu chỉnh tất cả các loại sai lệch (offset, gain, timing skew, băng thông) cho TI-ADC. Đây là mục tiêu quan trọng để đạt được hiệu suất tối ưu toàn diện.
    2. FFC hoàn toàn tự động với AI/ML: Nghiên cứu các phương pháp FFC hoàn toàn tự động, có khả năng tích hợp trí tuệ nhân tạo/học máy để học hỏi từ các hệ thống DSP phức tạp và đưa ra các chiến lược tối ưu hóa độ dài từ và nhóm tín hiệu một cách thông minh.
    3. Thử nghiệm trên công nghệ tiên tiến hơn: Mở rộng nghiên cứu sang các công nghệ CMOS nhỏ hơn (ví dụ: dưới 28nm) để đảm bảo tính phù hợp và hiệu quả của các giải pháp trong bối cảnh công nghệ chip hiện đại, đặc biệt với các yêu cầu về công suất và mật độ tích hợp.
    4. Ứng dụng trong 5G/6G mmWave: Mở rộng ứng dụng của TI-ADC hiệu suất cao và FFC tối ưu hóa cho các hệ thống truyền thông 5G/6G dải tần milimet, nơi các yêu cầu về băng thông và tốc độ lấy mẫu là thách thức lớn nhất.
    5. Mô hình hóa và tối ưu hóa năng lượng toàn hệ thống: Nghiên cứu các phương pháp để tối ưu hóa năng lượng không chỉ ở cấp độ thuật toán hoặc khối chức năng mà ở cấp độ toàn bộ hệ thống từ thiết kế đến triển khai phần cứng, tích hợp các yếu tố PVT (Process, Voltage, Temperature).

Kết luận

Luận án này đã trình bày những đóng góp khoa học quan trọng và có ý nghĩa sâu rộng trong lĩnh vực Kỹ thuật điện tử, đặc biệt trong bối cảnh phát triển của các hệ thống thu băng rộng và xử lý tín hiệu số tốc độ cao.

  1. Đề xuất giải pháp hiệu chỉnh đồng thời lệch hệ số khuếch đại và thời gian lấy mẫu của TI-ADC dựa trên nguyên tắc Adaptive Noise Canceller (ANC): Đây là một phương pháp hiệu chỉnh hoàn toàn số, hoạt động nền (background calibration) và hiệu quả trên các băng tần Nyquist khác nhau, đạt được hiệu năng cao với SNDR ≥ 60dB và SFDR ≥ 85dB cho TI-ADC có độ phân giải lý tưởng 11 bit và tần số lấy mẫu ≥ 2.7GHz, trong khi tài nguyên phần cứng triển khai trên FPGA Kintex-7 XC7KC325T chiếm ≤ 10%.
  2. Phát triển giải pháp chuyển đổi dấu phẩy động sang dấu phẩy tĩnh (FFC) dựa trên kỹ thuật nhóm tín hiệu: Giải pháp này có cơ sở toán học vững chắc (dựa trên dải động tín hiệu và hàm truyền đạt của các khối chức năng) và đã chứng minh khả năng giảm đáng kể thời gian thực hiện FFC (chỉ khoảng một phần so với khi không nhóm tín hiệu) cho các thuật toán DSP phức tạp như bộ hiệu chỉnh TI-ADC ANC và FFT đa phương thức trong thiết bị WLAN chuẩn IEEE 802.11ax.
  3. Tối ưu hóa tài nguyên phần cứng và hiệu quả năng lượng cho các thuật toán DSP: Luận án đã chứng minh khả năng triển khai hiệu quả các giải pháp đề xuất trên phần cứng FPGA và ASIC, góp phần vào việc thiết kế các hệ thống điện tử nhỏ gọn, tiết kiệm năng lượng và chi phí thấp.
  4. Nâng cao khả năng ứng dụng cho các hệ thống truyền thông hiện đại: Các đóng góp này trực tiếp hỗ trợ sự phát triển của các bộ thu phát vô tuyến định nghĩa bằng phần mềm (SDR) và các thiết bị truyền thông không dây băng rộng (như WLAN IEEE 802.11ax), đáp ứng các yêu cầu về tốc độ và hiệu suất của các tiêu chuẩn truyền thông 4G, 5G và tương lai.
  5. Mở ra các hướng nghiên cứu mới: Luận án đã chỉ ra các giới hạn hiện tại và đề xuất một lộ trình nghiên cứu tương lai cụ thể, bao gồm tích hợp hiệu chỉnh toàn diện hơn, tự động hóa FFC bằng AI/ML, và thử nghiệm trên các node công nghệ tiên tiến hơn.

Những đóng góp này thể hiện sự thúc đẩy mô hình (paradigm advancement) từ các phương pháp hiệu chỉnh và tối ưu hóa thiết kế DSP truyền thống sang các giải pháp hoàn toàn số, thích nghi và hiệu quả về tài nguyên. Các bằng chứng từ dữ liệu (SNDR/SFDR cải thiện >20dB, tài nguyên FPGA chiếm ≤10%, thời gian FFC giảm đáng kể) đã minh chứng cho sự tiến bộ này.

Nghiên cứu này đã mở ra 3+ luồng nghiên cứu mới đáng chú ý: (1) Phát triển các bộ hiệu chỉnh đa sai lệch toàn diện cho TI-ADC dựa trên nguyên tắc thích nghi; (2) Tự động hóa hoàn toàn quy trình FFC cho các hệ thống DSP phức tạp bằng cách kết hợp kỹ thuật nhóm tín hiệu với trí tuệ nhân tạo; và (3) Mở rộng ứng dụng của các TI-ADC hiệu suất cao và FFC tối ưu cho các hệ thống truyền thông 5G/6G dải tần milimet.

Với tính phù hợp toàn cầu (global relevance), các giải pháp được trình bày không chỉ có ý nghĩa tại Việt Nam mà còn giải quyết các thách thức chung mà cộng đồng kỹ thuật điện tử quốc tế đang phải đối mặt. Các công bố trên các tạp chí và hội nghị quốc tế uy tín (như AEU-International Journal of Electronics and Communications và IEICE Transactions on Fundamentals) là minh chứng cho sự công nhận của cộng đồng khoa học toàn cầu đối với những đóng góp này.

Di sản của luận án có thể được đo lường thông qua việc tăng cường hiệu suất và hiệu quả năng lượng của các hệ thống điện tử, giúp giảm chi phí sản xuất và rút ngắn thời gian đưa sản phẩm ra thị trường trong ngành công nghiệp bán dẫn và viễn thông toàn cầu. Nó cung cấp một nền tảng vững chắc cho các đổi mới công nghệ tiếp theo, góp phần vào sự phát triển của các thế hệ hệ thống truyền thông và thiết bị điện tử trong tương lai.