Luận án tiến sĩ: Power-aware scheduling for real-time embedded systems
Luận án tiến sĩ nghiên cứu lập lịch tối ưu năng lượng cho hệ thống nhúng thời gian thực. Đề xuất thuật toán mới giảm tiêu thụ điện năng hiệu quả.
university of south carolina
Computer Science and Engineering
Luan An
Luận án tiến sĩ
Năm xuất bản
Số trang
194
Thời gian đọc
30 phút
Lượt xem
0
Lượt tải
0
Phí lưu trữ
50 Point
Mục lục chi tiết
Tóm tắt nội dung
I.Giảm Tiêu Thụ Năng Lượng Trong Hệ Thống Nhúng Thời Gian Thực
Luận án tiến sĩ này giải quyết một thách thức quan trọng. Đó là tiêu thụ năng lượng gia tăng trong hệ thống nhúng thời gian thực. Sự phát triển vượt bậc của công nghệ mạch tích hợp và nhu cầu tính toán cao hơn đã đẩy vấn đề này lên hàng đầu. Các thiết bị nhúng chạy bằng pin, vốn đã phổ biến, đòi hỏi mức tiêu thụ năng lượng thấp. Mục tiêu chính là kéo dài tuổi thọ pin và chu kỳ nhiệm vụ. Ngay cả các nền tảng có nguồn điện dồi dào cũng đối mặt với vấn đề này. Mức tiêu thụ năng lượng tăng nhanh gây lo ngại về độ tin cậy. Nó cũng làm tăng chi phí đóng gói và làm mát do tản nhiệt. Do đó, giảm năng lượng đã trở thành một trong những vấn đề thiết kế quan trọng nhất. Nó cần thiết cho thế hệ hệ thống nhúng thời gian thực tiếp theo. Nghiên cứu này tập trung vào giải pháp lập lịch ở cấp độ hệ điều hành.
1.1. Thách thức tiêu thụ năng lượng gia tăng
Công nghệ mạch tích hợp phát triển vượt bậc. Nhu cầu về năng lực tính toán gia tăng liên tục. Điều này tạo ra thách thức đáng kể về tiêu thụ năng lượng cho hệ thống nhúng thời gian thực. Các thiết bị nhúng chạy bằng pin ngày càng phổ biến. Chúng yêu cầu tiêu thụ năng lượng thấp. Mục tiêu là kéo dài tuổi thọ pin. Điều này mở rộng chu kỳ nhiệm vụ. Ngay cả với các nền tảng có nguồn điện ổn định, mức tiêu thụ năng lượng tăng nhanh cũng đáng lo ngại. Nó ảnh hưởng đến độ tin cậy của hệ thống. Đồng thời, nó tăng chi phí đóng gói và làm mát. Nguyên nhân chính là do lượng nhiệt tỏa ra lớn. Giảm tiêu thụ năng lượng là một yếu tố thiết kế quan trọng. Nó cần thiết cho thế hệ hệ thống nhúng thời gian thực tiếp theo.
1.2. Tầm quan trọng của hiệu quả năng lượng
Giảm năng lượng là vấn đề thiết kế cốt lõi. Nó đặc biệt quan trọng cho hệ thống nhúng thời gian thực thế hệ mới. Đây là một vấn đề phức tạp. Nó đòi hỏi nỗ lực nghiên cứu toàn diện. Nhiều nghiên cứu đã được thực hiện. Các nghiên cứu này tập trung giảm tiêu thụ điện năng. Chúng khác nhau về cấp độ trừu tượng. Kiến trúc cơ bản cũng khác. Quan điểm thiết kế cũng có sự khác biệt. Nghiên cứu này tập trung vào cấp độ hệ điều hành. Lập lịch thời gian thực đóng vai trò quan trọng. Nó giúp giảm tiêu thụ năng lượng. Hầu hết hệ thống nhúng đều có yêu cầu thời gian thực. Việc tận dụng đặc điểm ứng dụng mang lại lợi ích. Kiến trúc cơ bản cũng cung cấp thông tin hữu ích. Điều này giúp đạt được tiết kiệm năng lượng đáng kể.
1.3. Giải pháp cấp độ hệ điều hành
Mục tiêu nghiên cứu là phát triển kỹ thuật lập lịch thời gian thực phù hợp. Các kỹ thuật này khai thác tính năng quản lý năng lượng tiên tiến. Chúng được tích hợp trong kiến trúc hiện đại. Mục đích là giảm thiểu tiêu thụ năng lượng. Đồng thời, các yêu cầu thiết kế khác phải được thỏa mãn. Luận án này có nhiều đóng góp. Nó phát triển các thuật toán lập lịch tiết kiệm năng lượng tiên tiến. Các thuật toán này dành cho hệ thống thời gian thực cứng. Trọng tâm là giảm cả năng lượng động và năng lượng rò rỉ. Mô hình hệ thống cũng được mở rộng. Từ hệ thống thời gian thực cứng đơn giản đến hệ thống thời gian thực mềm. Các hệ thống này có ràng buộc Chất lượng Dịch vụ (QoS) phức tạp hơn. Các thuật toán lập lịch hiệu quả cũng được phát triển. Mục tiêu là giảm thiểu tiêu thụ năng lượng toàn hệ thống. Điều này bao gồm cả các thiết bị ngoại vi. Kết quả thực nghiệm cho thấy các kỹ thuật này vượt trội. Chúng vượt xa các kỹ thuật hiện có.
II.Thuật Toán Lập Lịch Tiết Kiệm Năng Lượng Thời Gian Thực
Luận án đề xuất nhiều thuật toán lập lịch tiết kiệm năng lượng tiên tiến. Các thuật toán này được thiết kế đặc biệt cho hệ thống thời gian thực cứng. Trọng tâm chính là giảm thiểu cả năng lượng động và năng lượng rò rỉ. Năng lượng động liên quan đến hoạt động chuyển mạch của bộ xử lý. Năng lượng rò rỉ là dòng điện tiêu thụ ngay cả khi thiết bị không hoạt động hoàn toàn. Việc giảm cả hai loại năng lượng này là rất quan trọng để đạt được hiệu quả năng lượng tối ưu trong các thiết kế công suất thấp. Các thuật toán này khai thác các tính năng quản lý năng lượng tiên tiến. Điều này bao gồm điều chỉnh điện áp và tần số động (DVFS) có sẵn trong kiến trúc phần cứng hiện đại. Mục tiêu là đảm bảo rằng các yêu cầu thời gian thực nghiêm ngặt được đáp ứng. Đồng thời, tiêu thụ năng lượng được giảm thiểu một cách hiệu quả.
2.1. Lập lịch cho hệ thống thời gian thực cứng
Nghiên cứu phát triển nhiều thuật toán lập lịch tiên tiến. Các thuật toán này tập trung vào hệ thống thời gian thực cứng. Chúng được thiết kế để giảm tiêu thụ năng lượng. Hệ thống thời gian thực cứng có yêu cầu nghiêm ngặt. Nhiệm vụ phải hoàn thành trong thời hạn nhất định. Việc bỏ lỡ thời hạn có thể gây hậu quả nghiêm trọng. Do đó, các thuật toán phải đảm bảo thời gian. Đồng thời, chúng phải tối ưu hóa năng lượng. Việc cân bằng giữa hiệu suất và tiết kiệm năng lượng là thách thức. Các phương pháp lập lịch truyền thống thường ưu tiên hiệu suất. Chúng ít chú ý đến quản lý năng lượng. Luận án này thay đổi cách tiếp cận. Các thuật toán mới tích hợp quản lý năng lượng trực tiếp vào lập lịch.
2.2. Giảm thiểu năng lượng động và rò rỉ
Các thuật toán được thiết kế để giảm hai loại năng lượng chính. Đó là năng lượng động và năng lượng rò rỉ. Năng lượng động phát sinh khi thiết bị hoạt động. Nó liên quan đến việc chuyển mạch của transistor. Năng lượng rò rỉ xảy ra ngay cả khi thiết bị không hoạt động. Nó do dòng điện rò rỉ trong transistor. Giảm thiểu cả hai loại này là cần thiết. Phương pháp bao gồm điều chỉnh tần số và điện áp. Các kỹ thuật tối ưu hóa trạng thái nguồn cũng được áp dụng. Điều này giúp hệ thống hoạt động hiệu quả hơn. Các thuật toán này cân nhắc chi tiết kiến trúc. Chúng tận dụng khả năng quản lý năng lượng của phần cứng. Điều này mang lại hiệu quả cao.
2.3. Tận dụng DVFS và các tính năng kiến trúc
Một khía cạnh quan trọng là khai thác các tính năng kiến trúc hiện đại. Đặc biệt là Điều chỉnh Điện áp và Tần số Động (DVFS). DVFS cho phép bộ xử lý điều chỉnh điện áp và tần số hoạt động. Nó được điều chỉnh dựa trên yêu cầu khối lượng công việc. Khi khối lượng công việc thấp, hệ thống có thể hoạt động ở tần số và điện áp thấp hơn. Điều này giảm đáng kể tiêu thụ năng lượng động. Các thuật toán lập lịch được thiết kế để tận dụng DVFS một cách thông minh. Chúng phân tích đặc điểm ứng dụng và thời hạn. Sau đó, chúng quyết định tần số hoạt động tối ưu. Điều này giúp duy trì hiệu suất thời gian thực. Đồng thời, nó tối đa hóa việc tiết kiệm năng lượng. Các tính năng quản lý năng lượng khác cũng được tích hợp. Điều này tạo ra giải pháp tiết kiệm năng lượng toàn diện.
III.Mở Rộng Hệ Thống Lập Lịch Cho Hệ Thống Thời Gian Thực Mềm
Nghiên cứu mở rộng mô hình hệ thống từ các hệ thống thời gian thực cứng đơn giản. Nó bao gồm cả các hệ thống thời gian thực mềm với các ràng buộc Chất lượng Dịch vụ (QoS) phức tạp hơn. Điều này đại diện cho một phần lớn các ứng dụng nhúng hiện đại, nơi sự linh hoạt về thời hạn là cần thiết. Sự mở rộng này cho phép phát triển các thuật toán lập lịch linh hoạt hơn. Các thuật toán này có khả năng tối ưu hóa tiêu thụ năng lượng một cách thông minh. Đồng thời, chúng vẫn đáp ứng các yêu cầu QoS cụ thể, như độ trễ chấp nhận được hoặc thông lượng tối thiểu. Điều này đảm bảo rằng hệ thống duy trì hiệu suất chấp nhận được. Mục tiêu là cung cấp các giải pháp lập lịch tiết kiệm năng lượng toàn diện. Các giải pháp này phù hợp với nhiều loại hệ thống nhúng, bao gồm cả những hệ thống có yêu cầu thời gian thực ít nghiêm ngặt hơn.
3.1. Mở rộng mô hình hệ thống linh hoạt
Nghiên cứu không chỉ giới hạn ở hệ thống thời gian thực cứng. Nó còn mở rộng mô hình hệ thống. Phạm vi bao gồm cả hệ thống thời gian thực mềm. Hệ thống thời gian thực mềm có yêu cầu linh hoạt hơn. Việc bỏ lỡ thời hạn đôi khi được chấp nhận. Tuy nhiên, hiệu suất chung cần được duy trì. Sự mở rộng này cho phép áp dụng các kỹ thuật lập lịch tiết kiệm năng lượng rộng rãi hơn. Nhiều ứng dụng nhúng thực tế thuộc loại này. Ví dụ như các hệ thống đa phương tiện hoặc cảm biến. Việc nghiên cứu này tạo ra các giải pháp đa năng hơn. Chúng phù hợp với nhiều kịch bản khác nhau. Các phương pháp mới xem xét sự cân bằng. Đó là cân bằng giữa độ trễ, thông lượng và tiêu thụ năng lượng.
3.2. Lập lịch với ràng buộc chất lượng dịch vụ QoS
Hệ thống thời gian thực mềm thường đi kèm ràng buộc QoS phức tạp. Ràng buộc QoS xác định mức độ dịch vụ mong muốn. Ví dụ như độ chính xác, độ phân giải hoặc độ trễ tối đa. Các thuật toán lập lịch được phát triển để tối ưu hóa năng lượng. Đồng thời, chúng phải đáp ứng các ràng buộc QoS này. Điều này đòi hỏi sự phân tích sâu sắc. Nó cần hiểu rõ mối quan hệ giữa công suất, hiệu suất và QoS. Các thuật toán có khả năng thích ứng. Chúng điều chỉnh hành vi dựa trên các yêu cầu QoS cụ thể. Điều này cho phép hệ thống cung cấp dịch vụ chất lượng cao. Nó thực hiện điều đó với mức tiêu thụ năng lượng tối thiểu. Sự linh hoạt này là một đóng góp quan trọng. Nó mở rộng khả năng áp dụng của lập lịch tiết kiệm năng lượng.
3.3. Đảm bảo hiệu suất với tiêu thụ năng lượng thấp
Mục tiêu chính là duy trì hiệu suất chấp nhận được. Điều này thực hiện trong khi giảm thiểu tiêu thụ năng lượng. Với hệ thống thời gian thực mềm, có một khoảng không nhất định. Khoảng không này có thể được sử dụng để giảm tốc độ hoạt động. Nó cũng có thể đặt hệ thống vào trạng thái năng lượng thấp hơn. Điều này được thực hiện khi không có nhiệm vụ quan trọng. Các thuật toán đảm bảo rằng các ràng buộc QoS không bị vi phạm. Chúng sử dụng các kỹ thuật dự đoán. Chúng dự đoán khối lượng công việc trong tương lai. Điều này cho phép lập lịch chủ động. Hệ thống có thể chuyển đổi trạng thái nguồn một cách hiệu quả. Điều này giúp duy trì trải nghiệm người dùng tốt. Đồng thời, nó tối ưu hóa hiệu quả năng lượng. Kết quả là hệ thống bền vững hơn.
IV.Quản Lý Năng Lượng Toàn Hệ Thống Thiết Bị Ngoại Vi
Ngoài bộ xử lý trung tâm, các thiết bị ngoại vi cũng góp phần đáng kể vào tiêu thụ năng lượng tổng thể của hệ thống nhúng. Luận án này đã phát triển các thuật toán lập lịch hiệu quả nhằm giảm thiểu tiêu thụ năng lượng trên toàn hệ thống. Điều này bao gồm việc tích hợp quản lý năng lượng cho các thiết bị ngoại vi. Các giải pháp toàn diện được đề xuất. Chúng kết hợp các chiến lược tối ưu hóa CPU với các kỹ thuật quản lý thiết bị ngoại vi. Mục tiêu là đạt được thiết kế công suất thấp tổng thể, một cách toàn diện. Phương pháp này đảm bảo rằng tất cả các yếu tố đóng góp vào tổng ngân sách năng lượng đều được xem xét một cách cẩn thận. Điều này giúp tối đa hóa hiệu quả năng lượng và giảm thiểu tiêu thụ năng lượng không cần thiết trên toàn bộ hệ thống.
4.1. Tối ưu hóa năng lượng trên toàn hệ thống
Tiêu thụ năng lượng không chỉ giới hạn ở bộ xử lý trung tâm. Các thành phần khác trong hệ thống cũng tiêu thụ năng lượng. Điều này bao gồm bộ nhớ, bus, và các thiết bị ngoại vi. Luận án này vượt ra ngoài tối ưu hóa CPU đơn thuần. Nó hướng tới giảm tiêu thụ năng lượng toàn hệ thống. Một phương pháp toàn diện được áp dụng. Phương pháp này xem xét tất cả các thành phần. Mục tiêu là đạt được hiệu quả năng lượng tối đa. Các kỹ thuật được phát triển để phối hợp quản lý năng lượng. Điều này được thực hiện trên các thành phần khác nhau. Điều này đảm bảo rằng các hành động tiết kiệm năng lượng không xung đột. Thay vào đó, chúng bổ sung cho nhau. Điều này dẫn đến tiết kiệm năng lượng tổng thể lớn hơn.
4.2. Lập lịch có tính đến thiết bị ngoại vi
Các thiết bị ngoại vi thường là yếu tố tiêu thụ năng lượng đáng significant. Chúng bao gồm các cảm biến, bộ truyền động, giao diện mạng và màn hình. Các thuật toán lập lịch mới tính đến đặc điểm của thiết bị ngoại vi. Chúng không chỉ xem xét CPU. Các kỹ thuật quản lý năng lượng ngoại vi được tích hợp. Ví dụ như việc đưa thiết bị vào chế độ ngủ. Hoặc tắt chúng khi không sử dụng. Việc lập lịch phải đảm bảo rằng các thiết bị ngoại vi được bật/tắt đúng lúc. Điều này tránh làm ảnh hưởng đến thời hạn nhiệm vụ. Đồng thời, nó tối đa hóa việc tiết kiệm năng lượng. Đây là một bước tiến quan trọng. Nó giúp giảm tổng lượng tiêu thụ năng lượng của hệ thống nhúng. Điều này đặc biệt đúng cho các hệ thống phức tạp.
4.3. Giải pháp toàn diện cho thiết kế công suất thấp
Luận án này cung cấp một khuôn khổ toàn diện. Khung này dùng để thiết kế hệ thống nhúng thời gian thực công suất thấp. Nó kết hợp các chiến lược lập lịch tiên tiến. Các chiến lược này bao gồm cả tối ưu hóa CPU và thiết bị ngoại vi. Cách tiếp cận này đảm bảo rằng các hệ thống có thể hoạt động hiệu quả. Chúng hoạt động ngay cả trong môi trường hạn chế năng lượng. Nó hỗ trợ kéo dài tuổi thọ pin cho các thiết bị di động. Nó cũng giảm chi phí vận hành cho các hệ thống cố định. Các phương pháp và kỹ thuật được trình bày có tính ứng dụng cao. Chúng có giá trị cả về lý thuyết và thực tiễn. Điều này cho phép các nhà phát triển tạo ra các sản phẩm bền vững hơn. Đồng thời, chúng đáp ứng nghiêm ngặt các yêu cầu về thời gian.
V.Lợi Ích Ứng Dụng Của Lập Lịch Hiệu Quả Năng Lượng Cao
Các kỹ thuật lập lịch tiết kiệm năng lượng được đề xuất mang lại nhiều lợi ích thực tế đáng kể. Chúng đã được chứng minh qua kết quả thực nghiệm là vượt trội đáng kể so với các phương pháp hiện có trên thị trường. Những lợi ích này bao gồm kéo dài tuổi thọ pin cho các thiết bị di động, cải thiện đáng kể độ tin cậy của hệ thống thông qua việc giảm nhiệt độ hoạt động. Đồng thời, chúng giảm đáng kể chi phí làm mát và đóng gói cho các hệ thống lớn hơn. Sự đóng góp của luận án này rất quan trọng. Nó cung cấp các phương pháp và kỹ thuật mạnh mẽ. Những kỹ thuật này có giá trị cả về lý thuyết và ứng dụng thực tiễn. Chúng mở đường cho việc thiết kế các hệ thống nhúng thời gian thực bền vững hơn. Các hệ thống này có thể hoạt động hiệu quả trong nhiều môi trường khác nhau.
5.1. Cải thiện tuổi thọ pin và độ tin cậy hệ thống
Lợi ích trực tiếp từ các kỹ thuật lập lịch hiệu quả năng lượng là vô cùng đáng kể. Nó kéo dài đáng kể tuổi thọ pin cho nhiều thiết bị di động. Các thiết bị này bao gồm điện thoại thông minh, thiết bị đeo tay, và các nút cảm biến IoT. Tiêu thụ năng lượng thấp hơn cho phép thiết bị hoạt động lâu hơn. Điều này giảm đáng kể tần suất sạc lại. Nó cũng tăng cường tính tiện lợi cho người dùng cuối. Bên cạnh đó, việc giảm nhiệt độ hoạt động cũng mang lại lợi ích quan trọng. Nhiệt độ hoạt động thấp hơn trực tiếp làm tăng độ tin cậy của toàn bộ hệ thống. Các thành phần điện tử ít bị suy giảm hoặc hỏng hóc do quá nhiệt. Điều này đảm bảo hoạt động ổn định và bền bỉ hơn trong suốt vòng đời sản phẩm.
5.2. Giảm chi phí làm mát và đóng gói
Tiêu thụ năng lượng cao thường dẫn đến nhiệt lượng lớn. Nhiệt lượng này cần được tản đi. Đặc biệt là trong các hệ thống nhúng công nghiệp hoặc máy chủ. Việc này đòi hỏi các giải pháp làm mát phức tạp và đắt tiền. Các kỹ thuật lập lịch tiết kiệm năng lượng giúp giảm tổng lượng nhiệt tạo ra. Điều này làm giảm yêu cầu đối với hệ thống làm mát. Nó cho phép sử dụng các giải pháp làm mát đơn giản hơn, rẻ hơn. Điều này cũng ảnh hưởng đến chi phí đóng gói. Thiết kế vỏ bọc có thể đơn giản hơn. Vật liệu tản nhiệt ít tốn kém hơn. Tổng chi phí sản xuất và vận hành được giảm. Nó cũng góp phần vào một thiết kế hệ thống bền vững hơn.
5.3. Vượt trội so với các kỹ thuật hiện có
Kết quả thực nghiệm đã chứng minh rõ ràng. Các kỹ thuật được đề xuất vượt trội so với các phương pháp hiện có. Điều này đạt được trong việc tối ưu hóa năng lượng. Đồng thời, chúng duy trì các đảm bảo thời gian thực cần thiết. Sự ưu việt này đến từ việc tích hợp sâu sắc. Nó tích hợp quản lý năng lượng vào lõi của quá trình lập lịch. Các thuật toán mới xem xét nhiều yếu tố. Chúng bao gồm đặc điểm ứng dụng, kiến trúc phần cứng và ràng buộc hệ thống. Điều này cho phép chúng đưa ra quyết định tối ưu hơn. Hiệu suất vượt trội này nhấn mạnh giá trị của nghiên cứu. Nó mở ra hướng đi mới. Các hướng đi này để phát triển hệ thống nhúng thời gian thực hiệu quả hơn.
Tải xuống file đầy đủ để xem toàn bộ nội dung
Tải đầy đủ (194 trang)Trích đoạn nội dung luận án
Tải xuống để đọc toàn bộPOWER-AWARE SCHEDULING FOR REAL-TIME EMBEDDED SYSTEMS by Linwei Niu Master of Science State University of New York at Stony Brook, 2001 Bachelor of Science Beijing University, China, 1998 Submitted in Partial Fulfillment of the Requirements for the Degree of Doctor of Philosophy in the Department of Computer Science and Engineering College of Engineering and Information Technology University of South Carolina 2006 Gaye—— Major Professbt ag. Chairman, Examining Committee Le án Committee Member Comntittee Mémber (2.z— Dean of The Graduate School UMI Number: 3245425 INFORMATION TO USERS The quality of this reproduction is dependent upon the quality of the copy submitted. Broken or indistinct print, colored or poor quality illustrations and photographs, print bleed-through, substandard margins, and improper alignment can adversely affect reproduction. In the unlikely event that the author did not send a complete manuscript and there are missing pages, these will be noted.
Also, if unauthorized copyright material had to be removed, a note will indicate the deletion. ® UMI UMI Microform 3245425 Copyright 2007 by ProQuest Information and Learning Company. All rights reserved. This microform edition is protected against unauthorized copying under Title 17, United States Code.
ProQuest Information and Learning Company 300 North Zeeb Road P. Box 1346 Ann Arbor, MI 48106-1346 Acknowledgments First of all, I would like to express my sincere gratitude to my advisor, Dr. Gang Quan, for his invaluable hard work, guidance, support and encouragement throughout my graduate study at the University of South Carolina. Without him, none of the work would have been possible.
At the same time, I would like to thank Dr. Srihari Nelakuditi, and Dr. Antonello Monti for serving on my committee and for their valuable and constructive comments for my dissertation. I would like to thank all other faculty members and the staff for their valuable help and support throughout my graduate study at the University of South Car- olina.
I addition, I would like to thank all my friends in Columbia for their warm friendship, which made my life at the University of South Carolina memorable. Finally, Iam grateful to my parents. Although they are far away from me, they always give me unconditional love and support, which made my hard times much easier. ii Abstract Driven by the remarkable evolution of IC technology and the ever-increasing human appetite for higher computing power, the dramatically increased power /energy consumption for real-time embedded systems has presented a profound challenge to researchers and developers.
Battery-operated embedded devices, which have already been ubiquitous, demand low power consumption to extend the bat- tery life and thus the mission cycles. Even for power-rich platforms, rapidly el- evated power consumption raised serious concerns regarding the reliability and packaging /cooling cost as a result of the heat dissipation. It is fair to say that en- ergy reduction has become one of the most critical design issues in the design of next generation real-time embedded systems. Power/energy reduction for real-time embedded systems is a challenging prob- lem that requires research efforts in all fronts be pursued to form the effective so- lution.
Tremendous research studies have been conducted on reducing the power /energy consumption. They differ by their abstraction levels, underlying architec- tures, and design perspectives. In our research, we seek to address this problem at the operating system level. Specifically, we believe that real-time scheduling plays a critical role in power/energy reduction not only because most embedded sys- tems have real-time requirements, but also because significant energy savings can be achieved by taking advantage of the knowledge in application characteristics and underlying architectures known at this level.
The goal of our research is to study and develop appropriate real-time schedul- iii ing techniques that can exploit the advanced power manageable features in state- of-the-art architecture to minimize the power/energy consumption while satisfy- ing other design requirements at the same time. The contributions of the disser- tation include: (i) we developed several advanced power-aware scheduling al- gorithms for hard real-time systems with emphasis on reducing both dynamic and leakage power consumption; (ii) We extended the system model from sim- ple hard real-time systems to soft real-time systems with more complicated Qual- ity of Service constraints; (iii) We also developed efficient scheduling algorithms to minimize the system-wide energy consumption with peripheral devices taken into consideration. Experimental results have demonstrated that our techniques greatly outperform existing ones. The problems discussed in this dissertation are rather general in real-time embedded system designs, and these methodologies and techniques are important both in the theoretical and practical sense.
iv Contents Acknowledgments ii Abstract iii List of Figures xii 1 Introduction 11 Real-Time Embedded Systems.2 The Power Consumption in Embedded Systems .3 Power-Aware Design Techniques in Embedded Systems .4 Real-Time Scheduling.1 Power-Aware Scheduling on Hard Real-Time Systems 18 1.2 Power-Aware Scheduling on Soft Real-Time Systems. ch HH he he 27 2 Leakage-Aware Scheduling 2. ee HQ HH Ha an Ra 2. ee es 23 Prelminaries.So ẶẶ Q SỈ PowerModel.
Ặ eee eee eee 35 2.4 The General Approach. eee ee he he 38 2.1 Computing The LST for The EDF-Based JobSet .2 Computing The LST for The FP-Based Job Set. eee ee ees 54 2. {So Number ofldlelntervals.3 Overall Energy Reduction.4 Energy Reduction with Higher Threshold Speed.
ch HH HH HH HH kh Ha 62 DVS Scheduling for Real-Time Systems with QoS-Guarantee 65 31 Introduction ©. ch HH HH kh ha 71 3.1 System Models and Problem Formulation.2 ee ee Motivatons.4 Mandatory/OptionalJob Parttionng .41 Static Partiioning Strategy with (m,k)-Pattern.2 Dynamic Partitioning Strategy With (mm, k)-Pattern Adjustment 88 3.5 DVS Scheduling for The Task Set with ee ee tt .1 The Offline Phase. ee ee es 0.2 The Online Phase. ee es 98 vi 3.1 Experimental Results for Synthesized Task Sets .2 Experimental Results from Real Applications.
ee ee 106 DPD Scheduling for Real-Time Systems with QoS-Guarantee 107 41. ch HH he hi hở 111 421 System Models. ee eee te ee ee 111 4. eee ee es 112 4.
Meeting The (m,k)-Constraints .4 Delaying The Execution of Mandatory Jobs. ch HH HH h HH nh 126 4.1 Experimental Results for Synthesized Task Sets .2 Experimental Results from Real Applications. ee 133 Combining DVS and DPD Scheduling for Real-Time Systems with QoS- Guarantee 135 51 Introducton. ee es 136 52 Preliminary.
‹ ‹ che HH HH he ng 138 521 - ch SystemModel. HH nh nen 138. HH HH he 140 5.3 The Hybrid Partitioning Strategy. eee eee eee 141 53.1 The Feasibility Condiion .2 The Pattern Assignment ++ 0s eee -.
147 The Dynamic Scheduling Algorthm. ee es 153 vii 5.1 Experimental Results for Synthesized Task Sets .2 Experimental Results for Real Applications. 159 6 Conclusions and Future Work 161 Bibliography 164 Viii List of Figures 1. Embedded systems everywhere.6eee ee eee ees 1.2 Embedded systems dominate the 32-bit market [55].3 Growth for the embedded system market by 2009 [154].4 Low Operating Power (LOP) Device Power Increment [72] .5 The performance/power gaps tend to become larger in the future [14] 2.1 (a) A job set with five jobs scheduled with EDF.
(d) The job schedule with Sty = OB. Q Q Q Q Q nu ch nh kg k k k ko cà Ko R K K Ko Ko th ho ky 36 2.2 (a) The delay bound.5, using the minimum of the latest start times of the jobs arriving before Tz as LST for the job set causes J> to miss its deadline. (c) The idle intervals are not effec- tively merged using T;s = 6, computed based on the completion time of the jobs according to the DVS voltage schedule. (d) With Trs = 8, all the idle intervals are merged into one single interval and all jobs can meet their deadlines.3 (a) A job set with four jobs scheduled with FP, and the LST is com- puted as 3 according to Lemma 1(s* = 0.
(b) Delay the job set until t = 6 and every job can meet its deadline. (d) Delay execution of the job set till t = 8 and J, misses its deadline.4 The average total energy consumption by the different approaches.5 The average total energy consumption by the different approaches.6 The average idle energy consumption by the different approaches with s4, =0.1 The greedy approach in [64] fails to guarantee the schedulability of an underloaded task set.2 Examples of mandatory jobs based on R-patterns, E-patterns, and ER-patterns.4 (a) Executing only the mandatory jobs of task set according to their ER.patterns; (b) Dynamically restarting the E”-Pattern at t = 8 for Tạ. chkh kh kh 91 3.5 (a)The original mandatory jobs according to the Z”-pattern of task 7;; (b) The mandatory jobs of 7; after restarting the #” pattern.6 (a) The average total energy consumption by the different approaches; (b) The average number of effective jobs by the different approaches.7 (a) Energy consumption for webphone by the different approaches on IBM PowerPC 405LP processor model; (b) The average number of effective jobs for webphone by the different approaches on IBM PowerPC 405LP processor model.8 (a) Energy consumption for CNC by the different approaches on IBM PowerPC 405LP processor model; (b) The average number of effective jobs for CNC by the different approaches on IBM PowerPC 405LP processor model. eee ee eee 104 3.9 (a) Energy consumption for INS by the different approaches on IBM PowerPC 405LP processor model; (b) The average number of effec- tive jobs for INS by the different approaches on IBM PowerPC 405LP ee processor model.1 (a) The EDF schedule for three tasks according to E-patterns; (b) The EDF schedule for same tasks based on R-patterns; (c) A better schedule for the same task set.2 (a) Three tasks scheduled based on their R-Pattern; (b) Jz, cannot be delayed according to Theorem 8; (c) Delaying the mandatory jobs to t = 23 ( [114]) cannot remove the idle interval; (d) Delaying the mandatory jobs to t = 27 and eliminating the idle interval.3 The average number of idle intervals by different approaches.4 The average total energy consumption by different approaches when (a) Pact = Poacti (bP) Paact = 10Ppacte ss ee ee es 129 4.5 The average total energy consumption by different approaches.6 (a) The average total energy consumption for CNC by different ap- proaches; (b) The average number of idle intervals for CNC by dif- ferent approaches.7 (a) The average total energy consumption for INS by different ap- proaches; (b) The average number of idle intervals for INS by differ- entapproaches.8 (a) The average total energy consumption for Webphone by different approaches; (b) The average number of idle intervals for Webphone .1 (a) Executing the mandatory jobs of task set (7¡ = (4,4,2, 2, 4); Ta = (8, 8, 4, 2, 4);) according to their E-patterns; (b) Executing the manda- tory jobs of the same task set according to their R-patterns; (c) Ex- ecuting the mandatory jobs of the same task set according to their hyb-patterns.2 (a) The average total energy consumption by the different approaches; (b) The energy comparison for different shut-down interval length; (c) The energy comparison for different preemption control tech- NIQUES.3 (a) The average total energy consumption by the different approaches; (b) The energy comparison for different shut-down interval length; (c) The energy comparison for different preemption control tech- THQUES.
6 Q Q Q SH HH HH HH HH Ko 157 xii Chapter 1 Introduction This chapter first gives a brief introduction on real-time embedded systems, fol- lowed by the power consumption issues in embedded systems. Thereafter, we survey the state of the art in the research of power-aware design methodology, real-time scheduling and power-aware scheduling. We then discuss the contribu- tion of our research. This chapter ends with the description of the organization of this dissertation.1 Real-Time Embedded Systems An embedded system is a special-purpose computer system built into a larger sys- tem for the purpose of controlling and monitoring the system [11, 58].
Nội dung được bảo vệ bản quyền — Tải xuống đầy đủ
Từ khóa và chủ đề nghiên cứu
Câu hỏi thường gặp
Luận án "Luận án tiến sĩ: Power-aware scheduling for real-time embedded systems" nghiên cứu về vấn đề gì?
Luận án tiến sĩ nghiên cứu lập lịch tối ưu năng lượng cho hệ thống nhúng thời gian thực. Đề xuất thuật toán mới giảm tiêu thụ điện năng hiệu quả.
Luận án "Luận án tiến sĩ: Power-aware scheduling for real-time embedded systems" được bảo vệ tại trường nào?
Luận án này được bảo vệ tại university of south carolina. Năm bảo vệ: 2006.
Luận án "Luận án tiến sĩ: Power-aware scheduling for real-time embedded systems" thuộc chuyên ngành gì?
Luận án "Luận án tiến sĩ: Power-aware scheduling for real-time embedded systems" thuộc chuyên ngành Computer Science and Engineering. Danh mục: Khoa Học Giáo Dục.
Luận án "Luận án tiến sĩ: Power-aware scheduling for real-time embedded systems" có bao nhiêu trang?
Luận án "Luận án tiến sĩ: Power-aware scheduling for real-time embedded systems" có 194 trang. Bạn có thể xem trước một phần tài liệu ngay trên trang web trước khi tải về.
Cách tải luận án "Luận án tiến sĩ: Power-aware scheduling for real-time embedded systems" về máy như thế nào?
Để tải luận án về máy, bạn nhấn nút "Tải xuống ngay" trên trang này, sau đó hoàn tất thanh toán phí lưu trữ. File sẽ được tải xuống ngay sau khi thanh toán thành công. Hỗ trợ qua Zalo: 0559 297 239.