Luận án TS Kỹ thuật Viễn thông: Lọc đa phần tử, tái lấy mẫu vô tuyến của Lý Tú Nga
Luận án tiến sĩ kỹ thuật viễn thông. Đề xuất phương pháp lọc đa phần tử giải quyết bài toán tái lấy mẫu hiệu quả trong thông tin vô tuyến.
Kỹ thuật viễn thông
Luan An
Luận án Tiến sĩ
Năm xuất bản
Số trang
155
Thời gian đọc
24 phút
Lượt xem
0
Lượt tải
0
Phí lưu trữ
50 Point
Mục lục chi tiết
Tóm tắt nội dung
I.Nâng cao hiệu quả lọc đa phần tử cho thông tin vô tuyến
Nghiên cứu tập trung phát triển các phương pháp tái lấy mẫu tiên tiến. Mục tiêu là cải thiện hiệu suất tính toán của bộ lọc đa phần tử. Đồng thời, nâng cao độ chính xác định vị cho robot tự vận hành. Ứng dụng rộng rãi trong mạng định vị vô tuyến. Luận án đi sâu vào các lý thuyết toán học. Các mô hình phi tuyến được thiết kế và kiểm chứng chặt chẽ. Kết quả đối chiếu giữa thực nghiệm và mô phỏng được trình bày. Nghiên cứu ban đầu có giới hạn về số hạt. Điều này thúc đẩy việc tìm kiếm các giải pháp tối ưu hơn. Nền tảng này mở đường cho các phát triển kế thừa. Các kỹ thuật mới được đề xuất để vượt qua những thách thức. Mục đích cuối cùng là đạt được hiệu suất tối ưu và giảm lỗi. Khả năng ứng dụng thực tiễn được đặc biệt chú trọng.
1.1. Mục tiêu nghiên cứu lọc đa phần tử tiên tiến
Tập trung phát triển phương pháp tái lấy mẫu cho bộ lọc đa phần tử. Mục tiêu là nâng cao hiệu quả tính toán. Đồng thời cải thiện lỗi định vị cho mô hình robot tự vận hành. Ứng dụng cũng mở rộng cho mạng định vị vô tuyến. Nghiên cứu được phát triển sâu sắc, có tính kế thừa cao.
1.2. Nền tảng lý thuyết và thực thi ban đầu
Luận án trình bày lý thuyết toán bộ lọc đa phần tử. Công nghệ FPGA được ứng dụng để hiện thực hóa. Mô hình bài toán phi tuyến được thiết kế. Các kết quả thực nghiệm và mô phỏng đối chiếu chặt chẽ. Thuật toán lấy mẫu tuần tự (SIR) là nền tảng. Kit Virtex-II Pro và gói công cụ Xilinx hỗ trợ phần mềm MATLAB.
1.3. Thách thức ban đầu và giới hạn hệ thống
Nghiên cứu ban đầu có một hạn chế. Phương pháp chỉ áp dụng tốt cho bộ lọc đa phần tử. Số hạt tương đối nhỏ (khoảng 50 hạt). Việc này đặt ra yêu cầu giảm số lượng hạt. Điều này cần thiết để tối ưu hóa hiệu suất hệ thống lớn.
II.Ứng dụng công nghệ FPGA và mô hình phi tuyến hiệu quả
Việc hiện thực hóa bộ lọc đa phần tử trên nền công nghệ FPGA được xem là một bước tiến quan trọng. Công nghệ này cho phép xử lý song song, nâng cao đáng kể hiệu suất tính toán. Đặc biệt, nó rất phù hợp cho các ứng dụng thời gian thực trong thông tin vô tuyến. Mô hình bài toán phi tuyến được thiết kế kỹ lưỡng. Sau đó, nó được thực hiện trên cả môi trường thực nghiệm và mô phỏng. Kết quả thu được từ hai môi trường này được đối chiếu cẩn thận. Mục đích là để xác nhận tính chính xác và khả thi của phương pháp. Nền tảng kỹ thuật này dựa trên giải thuật lấy mẫu tuần tự (SIR). Kit Virtex-II Pro cùng gói công cụ Xilinx cho MATLAB đóng vai trò cốt lõi. Chúng tạo nên một hệ thống vững chắc cho việc nghiên cứu và triển khai ban đầu.
2.1. Hiện thực bộ lọc đa phần tử trên nền FPGA
Luận án đề xuất lý thuyết về bộ lọc đa phần tử. Công nghệ FPGA được sử dụng để hiện thực hóa. Điều này cho phép xử lý song song. Hiệu suất tính toán được cải thiện đáng kể. Đặc biệt cho các ứng dụng thời gian thực.
2.2. Thiết kế và kiểm chứng mô hình phi tuyến
Mô hình bài toán phi tuyến được thiết kế. Sau đó, thực hiện trên cả môi trường thực nghiệm và mô phỏng. Kết quả được đối chiếu cẩn thận. Mục đích là xác nhận tính chính xác của phương pháp. Việc này đảm bảo tính khả thi của giải pháp.
2.3. Nền tảng kỹ thuật với thuật toán SIR và Xilinx
Giải thuật bộ lọc đa phần tử dựa vào thuật toán lấy mẫu tuần tự (SIR). Kit Virtex-II Pro là phần cứng. Gói công cụ Xilinx hỗ trợ MATLAB. Đây là nền tảng cho hiện thực bộ lọc sơ khởi. Công nghệ này đảm bảo hiệu suất xử lý.
III.Tối ưu tái lấy mẫu KLD giảm hạt lọc trong định vị vô tuyến
Để khắc phục hạn chế về số hạt lớn trong bộ lọc đa phần tử, một giải pháp tiên tiến đã được đề xuất. Phương pháp tìm giới hạn trên cho tái lấy mẫu dựa trên Kullback-Leibler Distance (KLD). Giải pháp này được áp dụng cụ thể cho mạng định vị vô tuyến. Nghiên cứu đã khảo sát kỹ lưỡng ảnh hưởng của mật độ anchor nodes. Các trường hợp 5, 10, 15 và 20 anchor nodes được phân tích. Đồng thời, 7 mức công suất khác nhau cũng được thử nghiệm để đánh giá tác động. Mô hình khảo sát là hệ thống LAURA, sử dụng công nghệ Zigbee. Tập dữ liệu sẵn có được dùng để kiểm chứng. Kết quả cho thấy lỗi định vị và khoảng lỗi đều được cải thiện rõ rệt. Đặc biệt trong các kịch bản với mật độ anchor nodes và mức công suất đa dạng. Việc này chứng minh hiệu quả của phương pháp KLD trong việc tối ưu hóa hiệu suất định vị và tiết kiệm năng lượng.
3.1. Giải pháp giảm số hạt với giới hạn trên KLD
Để khắc phục hạn chế số hạt lớn, luận án đề xuất giải pháp. Một phương pháp tìm giới hạn trên cho tái lấy mẫu. Dựa trên Kullback-Leibler Distance (KLD). Áp dụng cho bộ lọc đa phần tử trong mạng định vị vô tuyến.
3.2. Ảnh hưởng của mật độ và công suất trong định vị
Nghiên cứu khảo sát ảnh hưởng của các yếu tố. Mật độ anchor nodes được xem xét (5, 10, 15, 20). Bảy mức công suất khác nhau cũng được thử nghiệm. Điều này nhằm phân tích sâu rộng. Mục tiêu là hiểu rõ tác động đến hiệu suất hệ thống.
3.3. Kiểm chứng hiệu suất với hệ thống LAURA Zigbee
Mô hình khảo sát là hệ thống LAURA. Công nghệ Zigbee được sử dụng. Tập dữ liệu sẵn có trên trang web hỗ trợ kiểm chứng. Kết quả cho thấy lỗi định vị cải thiện. Khoảng lỗi cũng giảm đáng kể. Đặc biệt trong các trường hợp mật độ anchor nodes và mức công suất khác nhau.
IV.Cải thiện lỗi định vị với phương pháp tái lấy mẫu KLD tiên tiến
Để tiếp tục giảm số hạt cần dùng và nâng cao hiệu quả định vị, luận án đề xuất một thuật toán mới. Đây là thuật toán tìm phương sai giới hạn dưới cho tái lấy mẫu KLD. Phương pháp này điều chỉnh cả phương sai và độ dốc dữ liệu. Mục tiêu là cải thiện đáng kể hiệu quả định vị của mạng LAURA. Tương tự các nghiên cứu trước, việc khảo sát ảnh hưởng của công suất khác nhau được thực hiện kỹ lưỡng. Các mật độ anchor nodes khác nhau cũng được kiểm chứng để đánh giá toàn diện. Luận án kết hợp cả hai giải pháp đã đề xuất: tìm giới hạn trên và sau đó tìm phương sai giới hạn dưới cho tái lấy mẫu KLD. Các phương pháp này được điều chỉnh phương sai và độ dốc, sau đó áp dụng cho mô hình robot tự vận hành. Việc này cho phép đánh giá và so sánh chi tiết hiệu quả của từng đề xuất. Kết quả cho thấy sự cải thiện rõ rệt trong độ chính xác định vị.
4.1. Giảm hạt bằng phương sai giới hạn dưới KLD
Để tiếp tục giảm số hạt cần dùng, luận án đề xuất thuật toán mới. Thuật toán tìm phương sai giới hạn dưới. Áp dụng cho tái lấy mẫu KLD. Phương pháp này điều chỉnh phương sai và độ dốc dữ liệu. Mục tiêu là cải thiện hiệu quả định vị mạng LAURA.
4.2. Khảo sát ảnh hưởng công suất và mật độ anchor nodes
Giống như nghiên cứu trước, việc khảo sát được thực hiện. Ảnh hưởng của công suất khác nhau được xem xét. Các mật độ anchor nodes khác nhau cũng được kiểm chứng. Điều này đảm bảo đánh giá toàn diện. Mục tiêu là tối ưu hóa hiệu suất định vị.
4.3. Đánh giá kết hợp giải pháp giới hạn trên và dưới KLD
Luận án kết hợp đề xuất giải pháp. Đầu tiên tìm giới hạn trên. Sau đó tìm phương sai giới hạn dưới. Tái lấy mẫu KLD điều chỉnh phương sai và độ dốc. Ứng dụng cho mô hình robot tự vận hành. Đánh giá và so sánh các đề xuất này được thực hiện.
V.Đánh giá hiệu suất lọc đa phần tử trong ứng dụng thực tiễn
Các giải pháp được đề xuất trong luận án đã được đánh giá kỹ lưỡng. Tiêu chí chính bao gồm lỗi định vị, số hạt cần dùng và thời gian thực thi. Mô hình robot tự vận hành là cơ sở để thực hiện các đánh giá này. Kết quả cho thấy sự cải thiện đáng kể về độ chính xác định vị. Đồng thời, số lượng hạt cần thiết giảm, góp phần tối ưu hóa tài nguyên. Thời gian thực thi của các giải pháp cũng được phân tích chi tiết. Điều này đặc biệt quan trọng cho các ứng dụng thời gian thực trong thông tin vô tuyến. Nghiên cứu mở ra tiềm năng ứng dụng lớn. Các hệ thống định vị thông minh có thể hưởng lợi từ những phương pháp này. Đặc biệt trong môi trường phức tạp và yêu cầu hiệu suất cao. Luận án thảo luận chi tiết các kết quả này. Nó nhấn mạnh tầm quan trọng của việc tối ưu hóa thuật toán trong các hệ thống định vị hiện đại.
5.1. So sánh lỗi định vị và số hạt sử dụng
Các giải pháp được so sánh dựa trên lỗi định vị. Số hạt cần dùng cũng là một tiêu chí quan trọng. Mô hình robot tự vận hành được sử dụng. Đây là cơ sở để đánh giá. Mục đích là xác định phương pháp hiệu quả nhất.
5.2. Phân tích thời gian thực thi của các giải pháp
Thời gian thực thi của các giải pháp cũng được phân tích. Đây là yếu tố then chốt. Đặc biệt đối với các hệ thống thời gian thực. Việc tối ưu hóa thời gian xử lý là cần thiết. Luận án thảo luận chi tiết các kết quả này.
5.3. Tiềm năng ứng dụng cho hệ thống định vị thông minh
Nghiên cứu này mở ra tiềm năng. Ứng dụng cho các hệ thống định vị thông minh. Đặc biệt trong các môi trường phức tạp. Các phương pháp đề xuất có thể nâng cao hiệu quả. Đồng thời cải thiện độ tin cậy của định vị vô tuyến.
Tải xuống file đầy đủ để xem toàn bộ nội dung
Tải đầy đủ (155 trang)Trích đoạn nội dung luận án
Tải xuống để đọc toàn bộĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH TRƢỜNG ĐẠI HỌC BÁCH KHOA LÝ TÚ NGA PHƢƠNG PHÁP LỌC ĐA PHẦN TỬ CHO BÀI TOÁN TÁI LẤY MẪU TRONG THÔNG TIN VÔ TUYẾN LUẬN ÁN TIẾN SĨ KỸ THUẬT TP. HỒ CHÍ MINH NĂM 2018 ĐẠI HỌC QUỐC GIA TP. HCM TRƢỜNG ĐẠI HỌC BÁCH KHOA LÝ TÚ NGA PHƢƠNG PHÁP LỌC ĐA PHẦN TỬ CHO BÀI TOÁN TÁI LẤY MẪU TRONG THÔNG TIN VÔ TUYẾN Chuyên ngành: Kỹ thuật viễn thông Mã số chuyên ngành: 62.08 Phản biện độc lập 1: PGS.
TS Lý Quốc Ngọc Phản biện độc lập 2: PGS. TS Vũ Văn Yêm Phản biện 1: GS. TS Vũ Đình Thành Phản biện 2: PGS. TS Nguyễn Văn Khang Phản biện 3: PGS.
TS Đặng Hoài Bắc NGƢỜI HƢỚNG DẪN KHOA HỌC 1.TS Lê Tiến Thƣờng 2. Mai Linh LỜI CAM ĐOAN Tác giả xin cam đoan đây là công trình nghiên cứu của bản thân tác giả. Các kết quả nghiên cứu và các kết luận trong luận án này là trung thực, và không sao chép từ bất kỳ một nguồn nào và dƣới bất kỳ hình thức nào. Việc tham khảo các nguồn tài liệu (nếu có) đã đƣợc thực hiện trích dẫn và ghi nguồn tài liệu tham khảo đúng quy định.
Tác giả luận án Chữ ký TÓM TẮT Mục tiêu của luận án là nghiên cứu phát triển các phƣơng pháp tái lấy mẫu của bộ lọc đa phần tử để nâng cao hiệu quả trong tính toán và cải thiện lỗi định vị cho mô hình robot tự vận hành nói riêng và mạng định vị vô tuyến nói chung. Các nghiên cứu của luận án đã đƣợc phát triển theo chiều sâu với tính kế thừa. Tác giả đã đƣa ra lý thuyết toán bộ lọc đa phần tử trên nền công nghệ FPGA. Từ đó tác giả thiết kế và thực thi mô hình bài toán phi tuyến trên thực nghiệm và mô phỏng để đối chiếu kết quả.
Giải thuật bộ lọc đa phần tử dựa vào thuật toán lấy mẫu tuần tự và Kit Virtex-II Pro với sự hỗ trợ gói công cụ Xilinx cho phần mềm MATLAB là nền tảng cho hiện thực bộ lọc sơ khởi. Điểm hạn chế của nghiên cứu này là chỉ áp dụng tốt đối với bộ lọc đa phần tử có số hạt tƣơng đối nhỏ (khoảng 50 hạt). Để giảm số hạt, tác giả đề xuất giải pháp tìm giới hạn trên cho tái lấy mẫu theo Kullback-Leibler Distance (KLD) của bộ lọc đa phần tử trong mạng định vị vô tuyến với các trƣờng hợp mật độ anchor nodes (5, 10, 15 và 20) và 7 mức công suất khác nhau. Nói cách khác, tác giả mong muốn nghiên cứu giải pháp này ở góc độ ảnh hƣởng công suất khác nhau.
Mô hình lựa chọn khảo sát là hệ thống LAURA với công nghệ Zigbee và tập dữ liệu sẵn có trên trang web. Kết quả kiểm chứng lỗi định vị cũng nhƣ khoảng lỗi trong các trƣờng hợp mật độ anchor nodes và các mức công suất khác nhau đƣợc cải thiện. Để giảm số hạt cần dùng, tác giả đề xuất thuật toán tìm phƣơng sai giới hạn dƣới cho tái lấy mẫu KLD hiệu chỉnh phƣơng sai và độ dốc dữ liệu cho bộ lọc đa phần tử để cải thiện hiệu quả định vị mạng định vị LAURA. Nhƣ nghiên cứu đề xuất tìm giá trị giới hạn dƣới cho tái lấy mẫu KLD, lỗi định vị và vấn đề khảo sát ảnh hƣởng công suất cho các mật độ anchor nodes khác nhau cũng đƣợc tác giả xem xét.
Việc kết hợp đề xuất giải pháp tìm giới hạn trên và sau đó tìm phƣơng sai giới hạn dƣới cho tái lấy mẫu KLD hiệu chỉnh phƣơng sai và độ dốc cho mô hình robot tự vận hành nhằm đánh giá và so sánh các đề xuất trên. Cuối cùng, lỗi định vị, số hạt cần dùng và thời gian thực thi của các giải pháp này dựa vào mô hình robot tự vận hành đƣợc thảo luận trong quyển luận án. ABSTRACT The purpose of this thesis is to study and develop resampling methods for Particle Filters (PF) to improve the quality of computation and localization error for non-linear problems as well as for wireless target tracking. The studies of the thesis are developed in depth with inheritance.
The authors have released a theory about PFs implemented on FPGA. Since then, firstly, the authors proposed and implemented a non-linear system based on both reality and simulation to benchmark their results. The Senquential Important Resampling (SIR) algorithm based on PF and Virtex-II Pro board supported Xilinx tool for MATLAB is to use the foundamental of the first implementation PF studies. The disadvantage of this study is to apply well only for PF with 50 samples.
To reduce the number of particles, the authors have proposed the finding error bound method for (Kullback-Leibler Distance) KLD-resampling based on PF, called the second study, to solve the wireless target tracking in case of different anchor nodes (5, 10, 15, 20 anchor nodes) and various power levels. In other words, the authors study this approach that effects various power levels or power-management plane. The available data set of LAURA is supported on website. Simulation results show that this method enhances the tracking error and the changing power lewels in all case of various anchor nodes compared with traditional approaches.
To further reduce the number of particles, the authors have also proposed the finding lower bound variance for KLD-resampling adjusted variance and gradient data based on PF, namely the third study, to improve the target localization of LAURA system. Similar to the second study, all results show that this method enhances the error localization and the affecting power-management plane under various anchor nodes when comparied previous methods. Combining the finding error bound and lower bound variance method for KLD- resampling adjusted variance and gradient data is, the last study, to solve the tracking target based on received signal strength. Final, the error localization, the number of particle used, the operation time are studied and evaluated for tracking robot.
LỜI CÁM ƠN Trong suốt quá trình thực hiện luận án, tôi đã nhận đƣợc rất nhiều sự giúp đỡ của các thầy cô Khoa Điện –Điện tử và Khoa Sau Đại Học, Trƣờng Đại Học Bách Khoa TPHCM. Tôi cũng đã nhận đƣợc nhiều sự giúp đỡ, hỗ trợ và tạo điều kiện thuận lợi từ Ban Giám Hiệu, Trƣờng Đại Học Quốc tế TPHCM, nơi tôi công tác. Luận án này là một thử thách rất lớn đối với tôi. Có lẽ tôi sẽ không thể theo đuổi và hoàn thành nó nếu không có sự hƣớng dẫn tận tình và những lời động viên, cổ vũ vô cùng quí giá của GS.
Lê Tiến Thƣờng và TS. Mai Linh, những ngƣời thầy mà tôi luôn ghi nhớ và biết ơn sâu sắc. Tôi cũng xin gửi lời cảm ơn chân thành đến các Thầy Cô Bộ môn Điện tử-Viễn Thông, Trƣờng Đại học Bách khoa, là những ngƣời đã có nhiều ý kiến đóng góp và phản biện quí báu cho tôi, trong suốt quá trình nghiên cứu và hoàn thiện luận án. Bên cạnh đó, tôi cũng xin gửi lời cảm ơn đến nhóm các tác giả Phan Ngọc Thiện, Hoàng Anh Ngọ và Trần Thị Hoàng Oanh.
Những ngƣời đã chia sẽ cho tôi công trình nghiên cứu và mã code chƣơng trình quí giá của họ. Đó chính là nền tảng cơ sở giúp tôi phát triển các giải thuật nghiên cứu của mình. Cuối cùng, tôi gửi lời cảm ơn chân thành đến gia đình, bạn bè và đồng nghiệp, những ngƣời đã có nhiều động viên, chia sẽ và giúp đỡ để tôi hoàn thành luận án. Tác giả luận án MỤC LỤC DANH MỤC CÁC HÌNH ẢNH.v DANH MỤC BẢNG BIỂU.
viii DANH MỤC CÁC TỪ VIẾT TẮT .ix CHƢƠNG 1 GIỚI THIỆU CHUNG .1 Lý do chọn đề tài .2 Tổng quan về hiện trạng nghiên cứu .1 Những nghiên cứu bộ lọc đa phần tử ở nƣớc ngoài .1 Nghiên cứu tái lấy mẫu bộ lọc đa phần tử ở nƣớc ngoài .2 Nghiên cứu ảnh hƣởng công suất của bộ lọc đa phần tử ở nƣớc ngoài .2 Những nghiên cứu bộ lọc đa phần tử ở trong nƣớc .1 Nghiên cứu tái lấy mẫu bộ lọc đa phần tử ở trong nƣớc .2 Nghiên cứu ảnh hƣởng công suất của bộ lọc đa phần tử ở trong nƣớc .3 Nhận định và định hƣớng về tình hình nghiên cứu .3 Mục đích và đối tƣợng nghiên cứu của luận án .4 Phạm vi và phƣơng pháp nghiên cứu .5 Đóng góp mới của Luận án .6 Ý nghĩa khoa học và ứng dụng thực tiễn của Luận án .7 Cấu trúc của Luận án .11 CHƢƠNG 2 LÝ THUYẾT TỔNG QUAN VÀ THIẾT KẾ THỰC NGHIỆM BỘ LỌC SIR 13 2.1 Tổng quan về phƣơng pháp ƣớc lƣợng Bayes .1 Cơ sở lý thuyết định lý Bayes .2 Bộ lọc Kalman.3 Bộ lọc Kalman mở rộng .2 Bộ lọc đa phần tử .1 Bộ lọc đa phần tử .2 Tích phân Monte Carlo (trì hoãn) .3 Lấy mẫu chuỗi quan trọng .4 Phƣơng pháp lấy mẫu quan trọng tuần tự .5 Vấn đề thoái hóa mẫu .6 Lƣu đồ thuật toán bộ lọc đa phần tử .3 Kỹ thuật định vị trong mạng vô tuyến .1 Mạng cảm biến vô tuyến .2 Công nghệ định vị trong mạng cảm biến .3 Mô hình truyền sóng .4 Thiết kế bộ lọc đa phần tử SIR .1 Thiết kế các khối bộ lọc đa phần tử trong AccelDSP 10.2 Xây dựng mô hình và mô phỏng trong System Generator 10.3 Thực hiện mô phỏng trực tiếp trên FPGA Virtex-II Pro.5 Kết quả mô phỏng và thực nghiệm bộ lọc đa phần tử SIR .1 Kiểm chứng không gian trạng thái trên MATLAB và nền công nghệ FPGA 70 2.2 Kiểm chứng RMSE và số hạt .3 Kiểm chứng RMSE và phƣơng sai nhiễu phép đo .73 CHƢƠNG 3 GIẢI PHÁP TÌM GIỚI HẠN TRÊN CHO TÁI LẤY MẪU KLD MẠNG ĐỊNH VỊ VÔ TUYẾN TRONG NHÀ .1 Vấn đề và hƣớng giải quyết .1 Vấn đề đặt ra .2 Hƣớng giải quyết .2 Mô hình hóa mạng định vị .1 Thuật toán Gradient descent .2 Cấu trúc mạng và hiện thực .3 Thiết kế hệ thống LAURA .1 Hệ thống phân tán LAURA .2 Hệ thống tập trung LAURA .3 Ứng dụng PMS nâng cao hiệu quả định vị .4 Thuật toán bộ lọc đa phần tử .5 Giải pháp tìm giới hạn trên cho tái lấy mẫu KLD.1 Phƣơng pháp tái lấy mẫu KLD .2 Thuật toán tìm giá trị giới hạn trên .6 Kết quả mô phỏng .1 Dữ liệu thử nghiệm .2 Thiết lập giá trị giới hạn trên.3 Kiểm chứng lỗi định vị với mức công suất (-15dBm) .4 Kiểm chứng khoảng lỗi với các mức công suất khác nhau .5 Kiểm chứng lỗi định vị với các mật độ anchor nodes .102 CHƢƠNG 4 GIẢI PHÁP KLD HIỆU CHỈNH PHƢƠNG SAI VÀ ĐỘ DỐC DỮ LIỆU 103 4.1 Thuật toán tìm giá trị phƣơng sai .1 Vấn đề bài toán và hƣớng giải quyết .2 Thuật toán tái lấy mẫu KLD với hiệu chỉnh phƣơng sai và độ dốc .3 Thuật toán tìm giá trị phƣơng sai giới hạn dƣới .4 Thiết lập thông số hệ thống .5 Kiểm chứng lỗi định vị .6 So sánh khoảng lỗi các phƣơng pháp truyền thống và đề xuất .7 Kiểm chứng khoảng lỗi với các mức công suất khác nhau .
Nội dung được bảo vệ bản quyền — Tải xuống đầy đủ
Câu hỏi thường gặp
Luận án "Lọc đa phần tử, tái lấy mẫu cho thông tin vô tuyến hiệu quả" nghiên cứu về vấn đề gì?
Luận án tiến sĩ kỹ thuật viễn thông. Đề xuất phương pháp lọc đa phần tử giải quyết bài toán tái lấy mẫu hiệu quả trong thông tin vô tuyến.
Luận án "Lọc đa phần tử, tái lấy mẫu cho thông tin vô tuyến hiệu quả" được bảo vệ tại trường nào?
Luận án này được bảo vệ tại Đại học Bách khoa, Đại học Quốc gia TP. Hồ Chí Minh. Năm bảo vệ: 2018.
Luận án "Lọc đa phần tử, tái lấy mẫu cho thông tin vô tuyến hiệu quả" thuộc chuyên ngành gì?
Luận án "Lọc đa phần tử, tái lấy mẫu cho thông tin vô tuyến hiệu quả" thuộc chuyên ngành Kỹ thuật viễn thông. Danh mục: Kỹ Thuật Viễn Thông.
Luận án "Lọc đa phần tử, tái lấy mẫu cho thông tin vô tuyến hiệu quả" có bao nhiêu trang?
Luận án "Lọc đa phần tử, tái lấy mẫu cho thông tin vô tuyến hiệu quả" có 155 trang. Bạn có thể xem trước một phần tài liệu ngay trên trang web trước khi tải về.
Cách tải luận án "Lọc đa phần tử, tái lấy mẫu cho thông tin vô tuyến hiệu quả" về máy như thế nào?
Để tải luận án về máy, bạn nhấn nút "Tải xuống ngay" trên trang này, sau đó hoàn tất thanh toán phí lưu trữ. File sẽ được tải xuống ngay sau khi thanh toán thành công. Hỗ trợ qua Zalo: 0559 297 239.