Giải pháp tối ưu công suất tiêu thụ cho các kiến trúc mạng trên chip - Luận án TS

ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ Phan Hải Phong GIẢI PHÁP TỐI ƯU CÔNG SUẤT TIÊU THỤ CHO CÁC KIẾN TRÚC MẠNG TRÊN CHIP LUẬN ÁN TIẾN SỸ CÔNG NGHỆ ĐIỆN TỬ - VIỄN THÔNG Hà Nội – 2018 LUAN VAN CHAT LUONG download : add luanvanchat@agmail.com ĐẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ĐẠI HỌC CÔNG NGHỆ Phan Hải Phong GIẢI PHÁP TỐI ƯU CÔNG SUẤT TIÊU THỤ CHO CÁC KIẾN TRÚC MẠNG TRÊN CHIP Chuyên ngành: Kỹ thuật điện tử Mã số: 9510302.01 LUẬN ÁN TIẾN SỸ CÔNG NGHỆ ĐIỆN TỬ - VIỄN THÔNG NGƯỜI HƯỚNG DẪN KHOA HỌC: PGS. Trần Xuân Tú Hà Nội – 2018 LUAN VAN CHAT LUONG download : add luanvanchat@agmail.com Công trình được hoàn thành tại Khoa Điện tử - Viễn thông và Phòng thí nghiệm trọng điểm Hệ thống tích hợp thông minh (SISLAB), Trường Đại học Công nghệ, Đại học Quốc gia Hà Nội. Người hướng dẫn khoa học: 1. Trần Xuân Tú Phản biện 1: PGS.

Hoàng Văn Phúc Phản biện 2: PGS. Nguyễn Vũ Thắng Phản biện 3: PGS. Nguyễn Ngọc Minh Luận án được bảo vệ trước Hội đồng cấp nhà nước chấm luận án tiến sỹ họp tại: trường Đại học Công nghệ, Đại học Quốc Gia Hà Nội, vào hồi 15 giờ 00 ngày 05 tháng 12 năm 2018. Có thể tìm hiểu luận án tại: - Thư viện Quốc gia Việt Nam - Trung tâm Thông tin - Thư viện, Đại học Quốc gia Hà Nội.

LUAN VAN CHAT LUONG download : add luanvanchat@agmail.com LỜI CAM ĐOAN Tác giả xin cam đoan toàn bộ nội dung trình bày trong luận án và các công trình nghiên cứu là của riêng tác giả và người hướng dẫn khoa học là PGS. Các số liệu và kết quả trình bày trong luận án là trung thực và chưa từng được ai công bố trong bất kỳ công trình nào trước đó. LUAN VAN CHAT LUONG download : add luanvanchat@agmail.com LỜI CẢM ƠN Để hoàn thành luận án này tôi xin gửi lời cảm ơn chân thành đến PGS. Trần Xuân Tú, người đã rất tận tình hướng dẫn và tạo mọi điều kiện thuận lợi nhất cho tôi trong suốt quá trình thực hiện luận án.

Tôi xin chân thành cảm ơn các thầy cô, các cán bộ của Phòng thí nghiệm trọng điểm Hệ thống tích hợp thông minh, Trường Đại học Công nghệ, Đại học Quốc gia Hà Nội vì những hỗ trợ tốt nhất mà tôi có được trong quá trình làm việc tại phòng thí nghiệm (luận án được thực hiện trong khuôn khổ đề tài QG. Xin chân thành cảm ơn các thầy cô ở Khoa Điện tử Viễn thông, Trường Đại học Công nghệ, đặc biệt là các thầy cô ở Bộ môn Điện tử và Kỹ thuật Máy tính đã giảng dạy và tạo mọi điều kiện thuận lợi cho tôi trong suốt thời gian học tập và nghiên cứu tại Nhà trường. Tôi cũng chân thành cảm ơn sự hỗ trợ cả vật chất và tinh thần của Trường Đại học Khoa học – Đại học Huế; Khoa Điện tử – Viễn thông của Trường Đại học Khoa học – Đại học Huế. Xin cảm ơn gia đình và bạn bè đã luôn ở bên cạnh để động viên và giúp đỡ tôi hoàn thành luận án này.

Hà Nội, tháng 12 năm 2018 Phan Hải Phong LUAN VAN CHAT LUONG download : add luanvanchat@agmail.com Mục lục Mục lục iv Danh mục các từ viết tắt vii Danh sách hình vẽ ix Danh sách bảng xi Mở đầu 1 1 Phương pháp thiết kế vi mạch theo hướng công suất tiêu thụ thấp 6 1.1 Công suất tiêu thụ trên mạch tích hợp .1 Công suất tiêu thụ động .2 Công suất tiêu thụ tĩnh .2 Một số phương pháp thiết kế vi mạch công suất thấp .1 Phương pháp chặn cấp xung nhịp .2 Phương pháp thiết kế đa điện áp nguồn .3 Phương pháp thiết kế đa điện áp ngưỡng .3 Phương pháp thiết kế đa điện áp nguồn .1 Phương pháp điều khiển tỷ lệ điện áp - tần số động .2 Một số thách thức trong thiết kế đa điện áp nguồn .4 Thuật toán lô-gíc mờ .1 Giới thiệu chung. 22 2 Mạng trên chip và một số vấn đề về tối ưu năng lượng tiêu thụ 31 2.1 Giới thiệu chung về mạng trên chip .1 Giới thiệu chung. 31 iv LUAN VAN CHAT LUONG download : add luanvanchat@agmail.2 Một số khái niệm cơ bản về mạng trên chip .2 Một số giải pháp thiết kế mạng trên chip theo hướng giảm công suất tiêu thụ .1 Kiến trúc ALPIN .2 Mô hình điều khiển tần số - điện áp dựa trên kỹ thuật PSTR .3 Bộ phối ghép mạng công suất thấp theo chuẩn OCP .4 Kiến trúc Producer-Consumer FIFO. 50 3 Mô hình bộ điều khiển tần số - điện áp cho bộ định tuyến của mạng trên chip 55 3.1 Đề xuất mô hình bộ điều khiển tần số - điện áp cho bộ định tuyến .2 Thiết kế và mô hình hoá bộ điều khiển tần số - điện áp .2 Khối tính toán giá trị lưu lượng trung bình cực đại .3 Khối tính toán biến thiên lưu lượng .4 Khối xử lý lô-gíc mờ .3 Mô phỏng hoạt động lô-gíc của bộ điều khiển tần số - điện áp .1 Mô phỏng hoạt động của khối đo lưu lượng .2 Mô phỏng hoạt động của khối xác định lưu lượng cực đại .3 Mô phỏng hoạt động của khối xác định biến thiên lưu lượng .4 Mô phỏng hoạt động của khối xử lý lô-gíc .5 Mô phỏng hoạt động của bộ điều khiển tần số - điện áp.

72 4 Mô phỏng và đánh giá hiệu quả của bộ điều khiển tần số - điện áp 75 4.1 Mô phỏng và ước lượng công suất tiêu thụ của một mạng trên chip .1 ORION 3 - Một mô hình hiệu quả để đánh giá năng lượng tiêu thụ cho mạng trên chip .2 Phần mềm mô phỏng VNOC 2.2 Đánh giá hiệu quả của bộ điều khiển tần số điện áp .1 Mô phỏng đánh giá hiệu năng với dạng truyền thông UNIFORM 83 4.2 Mô phỏng đánh giá hiệu năng với dạng truyền thông SELF- SIMILAR. 85 Kết luận và hướng phát triển 92 Danh mục công trình khoa học của tác giả 95 Tài liệu tham khảo 97 v LUAN VAN CHAT LUONG download : add luanvanchat@agmail.1 Một số mã nguồn VHDL trong luận án .1 Mã nguồn VHDL mô tả khối đo lưu lượng Counter .2 Mã nguồn VHDL mô tả quá trình so sánh của bộ MA .3 Mã nguồn VHDL để mô hình hoá khối DER .4 Mã nguồn cho quá trình tạo tín hiệu ngẫu nhiên. 109 vi LUAN VAN CHAT LUONG download : add luanvanchat@agmail.com Danh mục các từ viết tắt Từ viết tắt Mô tả Giải nghĩa AVS Adaptive Voltage Scaling Điều khiển tỷ lệ điện áp thích nghi BU Buffer Utilization Mức độ sử dụng bộ đệm DSM Deep Submicron Siêu mi-cờ ron DVFS Dynamic Voltage and Fre- Điều khiển tỷ lệ điện áp và tần số quency Scaling động FIFO First In First Out Bộ đệm vào trước - ra trước GALS Globally Asynchronous - Lo- Dị bộ toàn cục - Đồng bộ cục bộ cally Synchronous GS Guaranteed Service Đảm bảo chất lượng dịch vụ LPM Local Power Manager Bộ quản lý năng công suất cục bộ LU Link Utilization Mức độ sử dụng liên kết MNI Master Network Interface Giao tiếp mạng chủ MPSoC Multi-Processor SoC Hệ thống trên chip đa lõi xử lý NI Network Interface Giao tiếp mạng NoC Network on Chip Mạng trên chip HFS Header Flit Shift Bộ dịch flit tiêu đề IP Intellectual Property Lõi sở hữu trí tuệ RTL Register Transfer Level Mức chuyển thanh ghi P&R Place & Route Đặt chỗ và định tuyến PSU Power Supply Unit Bộ cấp nguồn PPL Phase Locked Loop Vòng lặp khóa pha PWM Pulse Width Modulation Điều chế độ rộng xung SAF Store-And-Forward Lưu trữ và chuyển tiếp SoC System on Chip Hệ thống trên chip VCPIQ Virtual Channel Priority In- Hàng đợi lối vào ưu tiên kênh ảo put Queuing vii LUAN VAN CHAT LUONG download : add luanvanchat@agmail.com VCT Virtual-Cut-Through Cơ chế xuyên cắt ảo VFC Voltage and Frequency Con- Bộ điều khiển điện áp và tần số troller VFI Voltage Frequency Island Vùng điện áp - tần số độc lập VHDL VHSIC Hardware Description Ngôn ngữ mô tả phần cứng cho VH- Language SIC VHSIC Very High Speed Integrated Mạch tích hợp tốc độ rất cao Circuit VOQ Virtual Output Queuing Hàng đợi lối ra ảo WH Wormhole Cơ chế lỗ sâu đục viii LUAN VAN CHAT LUONG download : add luanvanchat@agmail.com Danh sách hình vẽ 1.1 Ví dụ cho quá trình phóng nạp trên tụ điện ký sinh trong trường hợp công suất chuyển mạch.2 Ví dụ về dòng điện ngắn mạch trên cổng NOT trong trường hợp công suất ngắn mạch.3 Phương pháp chặn cấp xung nhịp: (a) không thực hiện chặn xung nhịp; (b) có thực hiện chặn xung nhịp.4 Một ví dụ về phương pháp thiết kế đa điện áp nguồn.5 Mối quan hệ giữa thời gian trễ và dòng rò đối với quy trình 90nm [2].6 Mô hình hệ thống sử dụng phương pháp điều khiển tỷ lệ tần số - điện áp động.7 Hàm liên thuộc µA (x) của tập kinh điển A.8 Hàm phụ thuộc µB (x) của tập “mờ” B.9 Hàm liên thuộc tuyến tính từng đoạn.10 Các thông số đặc trưng của tập mờ.11 Mô hình cơ bản của một hệ thống mờ.12 Thuật toán lô-gíc mờ theo mô hình Sugeno.1 Những tô-pô thông dụng dùng cho mạng trên chip: (a) ring hay chordal ring; (b) 2D-mesh; (c) fat-tree; (d) 2D torus.2 Cơ chế định tuyến.3 Chiến lược lưu trữ trên bộ định tuyến.4 Mô hình kết nối hệ thống mở OSI.5 Kiến trúc ALPIN [8].6 Một đơn vị mạng hoàn chỉnh trong ALPIN [8].7 Kiến trúc PSTR cho quản lý năng lượng/hiệu năng cho mỗi vùng điện áp/tần số [94].8 Kiến trúc của bộ MNI [17]. 50 ix LUAN VAN CHAT LUONG download : add luanvanchat@agmail.9 Thuật toán để xác định các VFI.10 Cấu trúc của Producer-Consumer FIFO [65].11 Kiến trúc DFS cho VFI [65].1 Tín hiệu bắt tay giữa các bộ định tuyến và lõi IP.2 Mô hình giải pháp điều khiển tần số điện áp được đề xuất cho các nốt mạng của một mạng trên chip.3 Mô hình khối điều khiển tần số điện áp cho bộ định tuyến của mạng trên chip.4 Sơ đồ khối chi tiết của bộ điều khiển tần số - điện áp.5 Sơ đồ khối mô tả khối đo lưu lượng.6 Sơ đồ máy trạng thái mô tả khối đo lưu lượng.7 Mô hình khối tính toán giá trị lưu lượng trung bình cực đại.8 Mô hình khối tính toán biến thiên giá trị lưu lượng.9 Mô hình sơ đồ khối của khối xử lý lô-gíc mờ.10 Mô hình hoá ở mức RTL cho bộ xử lý lô-gíc mờ.11 Mô tả cho hàm liên thuộc dạng hình thang.12 Mô tả các hàm liên thuộc cho đầu vào input_1.13 Mô tả các hàm liên thuộc cho đầu vào input_2.14 Mô tả các hàm liên thuộc cho đầu ra output.15 Kết quả mô phỏng hoạt động lô-gíc của khối đo lưu lượng.16 Kết quả mô phỏng hoạt động lô-gíc của khối xác định lưu lượng cực đại.17 Đoạn giản đồ sóng thể hiện kết quả mô phỏng hoạt động lô-gíc của khối xác định biến thiên lưu lượng.