Analysis and compensation of log domain filter deviations due to transistor noni
Phân tích chuyên sâu và đề xuất giải pháp bù trừ cho các sai lệch của bộ lọc miền log, giúp nâng cao đáng kể hiệu suất và độ tin cậy của hệ thống.
McGill University
Luan An
Luận văn thạc sĩ
Năm xuất bản
Số trang
107
Thời gian đọc
17 phút
Lượt xem
0
Lượt tải
0
Phí lưu trữ
40 Point
Tổng quan nhanh
- Chủ đề:
- 1. Khám phá Log-Domain Filters: Hiệu năng và Lợi ích Độc đáo
- Số trang:
- 107 trang
- Trường:
- McGill University
- Chuyên ngành:
- Electrical and Computer Engineering
- Tác giả:
- Vincent W. Leung
- Năm:
- 1998
Tóm tắt nội dung luận án
I. Khám phá Log Domain Filters Hiệu năng và Lợi ích Độc đáo
Log-domain filters là một giải pháp thay thế hấp dẫn cho các triển khai bộ lọc liên tục hiện có. Chúng khai thác bản chất diode của các transistor bipolar. Điều này tạo ra một lớp các mạch translinear định hình tần số. Công nghệ này có tiềm năng lớn trong các ứng dụng tốc độ cao và công suất thấp. Nó cho phép hiện thực hóa các hệ thống tuyến tính một cách thanh lịch, sử dụng các khối mạch phi tuyến tính (logarit-mũ). Log-domain filters cũng hưởng lợi từ các ưu điểm của xử lý tín hiệu nén/giãn (companding).
1.1. Nguyên lý hoạt động và ưu điểm chính
Log-domain filters hoạt động dựa trên mối quan hệ logarit-mũ của transistor. Các mạch translinear này chuyển đổi tín hiệu sang miền logarit, xử lý, rồi chuyển ngược về miền tuyến tính. Quá trình này giúp giảm nhiễu và mở rộng dải động. Ưu điểm bao gồm hoạt động ở tốc độ cao và tiêu thụ năng lượng thấp. Chúng cung cấp một nền tảng mạnh mẽ cho các thiết kế bộ lọc hiện đại. Đây là một phương pháp hiệu quả cho các bộ lọc chế độ dòng điện.
1.2. Ứng dụng tiềm năng trong các hệ thống hiện đại
Tiềm năng ứng dụng của log-domain filters rất rộng. Chúng phù hợp cho các hệ thống truyền thông không dây, thiết bị y tế di động và cảm biến. Khả năng hoạt động hiệu quả với công suất thấp làm cho chúng lý tưởng cho các thiết bị chạy bằng pin. Các bộ lọc này giúp thiết kế các mạch nhỏ gọn hơn. Việc sử dụng các khối xây dựng phi tuyến tính để tạo hệ thống tuyến tính mở ra nhiều cơ hội mới.
II. Phân tích Non Idealities Transistor trong Log Domain Filters
Log-domain filters đối mặt trực tiếp với các phi lý tưởng ở cấp độ transistor. Các mạch này dựa vào các đặc tính chính xác của transistor. Mọi sai lệch nhỏ đều ảnh hưởng lớn đến hiệu suất. Sự không hoàn hảo của transistor là một rào cản chính. Chúng gây ra sự biến đổi đáng kể trong phản hồi của bộ lọc. Hiểu rõ các non-idealities này là điều cần thiết. Việc này giúp phát triển các giải pháp bù trừ hiệu quả.
2.1. Nguồn gốc của các sai lệch hiệu suất
Nhiều yếu tố góp phần vào các sai lệch hiệu suất. Chúng bao gồm các đặc tính vật lý của transistor. Các biến thể trong quá trình sản xuất cũng tạo ra sự khác biệt. Sự không khớp giữa các transistor là một nguyên nhân phổ biến. Nhiệt độ và điện áp hoạt động cũng gây ra sự thay đổi. Các nguồn gốc này làm phát sinh các lỗi không lý tưởng. Những lỗi này làm suy giảm chất lượng tín hiệu.
2.2. Tác động trực tiếp lên đặc tính lọc
Các non-idealities của transistor tác động trực tiếp lên đặc tính của bộ lọc. Chúng gây ra sai lệch đáp ứng tần số. Các biến dạng này có thể làm thay đổi điểm cắt hoặc độ lợi. Độ méo tín hiệu cũng tăng lên. Tần số phản hồi có thể không chính xác như mong muốn. Việc này ảnh hưởng đến khả năng xử lý tín hiệu của bộ lọc. Hiệu suất tổng thể của các bộ lọc analog bị suy giảm.
III. Các Yếu tố Gây Biến Dạng Phản Hồi Tần Số Lọc Log Domain
Nghiên cứu này xem xét kỹ lưỡng các yếu tố chính gây ra biến dạng phản hồi tần số. Các yếu tố này bắt nguồn từ các non-idealities của transistor. Sự hiện diện của chúng làm thay đổi đáng kể đặc tính mong muốn của log-domain filters. Việc phân tích sâu giúp xác định cơ chế gây sai lệch. Từ đó, có thể đưa ra các giải pháp bù trừ phù hợp. Sự hiểu biết này rất quan trọng để cải thiện hiệu suất.
3.1. Ảnh hưởng của điện trở ký sinh và beta hữu hạn
Điện trở ký sinh ở emitter và base gây ra sụt áp không mong muốn. Điều này làm thay đổi điện áp cổng-emitter thực tế. Phản hồi tần số của bộ lọc bị lệch. Beta hữu hạn (hệ số khuếch đại dòng điện) cũng là một vấn đề. Nó dẫn đến dòng điện cơ bản không lý tưởng. Các lỗi này làm suy giảm độ chính xác của mạch translinear. Chúng trực tiếp gây ra lỗi phân tích và biến dạng.
3.2. Hiệu ứng Early và lỗi không khớp vùng
Hiệu ứng Early làm cho dòng collector phụ thuộc vào điện áp collector-emitter. Điều này ảnh hưởng đến trở kháng đầu ra của transistor. Nó làm thay đổi đặc tính DC và AC của bộ lọc. Lỗi không khớp vùng (area mismatches) xảy ra khi các transistor không có cùng diện tích chính xác. Điều này dẫn đến sự không cân bằng trong các dòng điện. Cả hai yếu tố đều góp phần vào sai lệch tần số phản hồi và làm tăng độ méo. Chúng là nguồn gốc của các lỗi trong bộ lọc log-domain.
IV. Bù Trừ Sai Lệch Log Domain Filters Phương Pháp Hiệu Quả
Sau khi phân tích các cơ chế gây sai lệch, các phương pháp bù trừ được đề xuất. Mục tiêu là khôi phục hiệu suất lý tưởng của log-domain filters. Các kỹ thuật này tập trung vào việc bù đắp các non-idealities của transistor. Việc này giúp cải thiện độ chính xác của phản hồi tần số. Các giải pháp bù trừ được thiết kế đơn giản và tự nhiên. Chúng giảm thiểu độ phức tạp mạch.
4.1. Cơ chế bù điện tử đơn giản
Các cơ chế bù điện tử được thiết kế để chống lại các tác động tiêu cực. Điều này bao gồm việc thêm các mạch điều chỉnh. Chúng điều chỉnh các thông số hoạt động của transistor. Ví dụ, điều chỉnh dòng bias hoặc sử dụng các cấu hình mạch đặc biệt. Các phương pháp này được thực hiện ở cấp độ mạch. Chúng không yêu cầu các quy trình sản xuất phức tạp. Mục đích là giảm thiểu sai lệch mà không làm tăng đáng kể chi phí. Mismatch compensation là một yếu tố quan trọng.
4.2. Hiểu rõ nguyên nhân để đề xuất giải pháp
Việc hiểu sâu sắc các cơ chế gây sai lệch là nền tảng. Nó giúp phát triển các phương pháp bù trừ hiệu quả. Không chỉ đơn thuần là sửa chữa lỗi. Nghiên cứu này tập trung vào việc giải quyết tận gốc vấn đề. Điều này đảm bảo rằng các giải pháp là bền vững. Việc phân tích lỗi chi tiết giúp tối ưu hóa thiết kế. Nó dẫn đến các giải pháp bù trừ phù hợp cho từng loại sai lệch cụ thể.
V. Xác minh Mô Phỏng Đánh Giá Hiệu Suất Log Domain Filters
Các kết quả phân tích lý thuyết được xác minh thông qua mô phỏng. SPICE simulations là công cụ chính. Các mô phỏng này cung cấp bằng chứng thực nghiệm. Chúng chứng minh hiệu quả của các phương pháp bù trừ. Quá trình mô phỏng giúp đánh giá chính xác hiệu suất của log-domain filters. Nó cũng làm rõ các tác động của non-idealities.
5.1. Phương pháp mô phỏng SPICE chi tiết
SPICE (Simulation Program with Integrated Circuit Emphasis) được sử dụng rộng rãi. Nó mô hình hóa hành vi của các mạch điện tử. Các mô hình transistor chi tiết được áp dụng. Điều này đảm bảo độ chính xác cao. Các kịch bản mô phỏng đa dạng được thực hiện. Chúng bao gồm các điều kiện hoạt động khác nhau. Việc này cho phép đánh giá toàn diện. Nó giúp phân tích sai số và biến dạng tần số.
5.2. Phân tích tín hiệu lớn và tín hiệu nhỏ
Mô phỏng bao gồm cả phân tích tín hiệu lớn và tín hiệu nhỏ. Phân tích tín hiệu lớn đánh giá hành vi phi tuyến tính. Nó kiểm tra độ méo và giới hạn dải động. Phân tích tín hiệu nhỏ tập trung vào đáp ứng tần số tuyến tính. Nó xem xét các tham số như điểm cắt và độ lợi. Sự kết hợp này cung cấp cái nhìn toàn diện. Nó giúp hiểu rõ hơn về hiệu suất của bộ lọc dưới mọi điều kiện.
VI. Phạm Vi Ứng Dụng Bộ Lọc Log Domain Biquadratic và Cao Cấp
Nghiên cứu mở rộng phân tích và bù trừ cho nhiều loại log-domain filters. Nó không chỉ giới hạn ở một cấu trúc cụ thể. Việc này đảm bảo tính tổng quát và ứng dụng rộng rãi của các phát hiện. Phạm vi nghiên cứu bao gồm cả các khối cơ bản và cấu trúc phức tạp hơn. Việc này chứng minh tính linh hoạt của các phương pháp đề xuất.
6.1. Nghiên cứu trên bộ lọc biquadratic
Bộ lọc biquadratic là một khối xây dựng cơ bản trong thiết kế bộ lọc. Chúng có khả năng tạo ra các chức năng chuyển đổi bậc hai. Phân tích các sai lệch trên bộ lọc biquadratic cung cấp thông tin nền tảng. Điều này giúp hiểu rõ các cơ chế cơ bản. Nó tạo tiền đề cho việc ứng dụng các phương pháp bù trừ. Việc này đảm bảo hiệu suất tối ưu cho các bộ lọc analog cơ bản.
6.2. Mở rộng cho bộ lọc thang bậc cao
Ngoài bộ lọc biquadratic, nghiên cứu còn mở rộng cho bộ lọc thang bậc cao. Các bộ lọc này bao gồm nhiều tầng biquadratic. Chúng đạt được đáp ứng tần số phức tạp hơn. Việc phân tích và bù trừ cho các bộ lọc bậc cao chứng minh khả năng mở rộng của phương pháp. Nó giải quyết các vấn đề liên quan đến sự tích lũy sai lệch. Điều này khẳng định tính hiệu quả của các giải pháp bù trừ cho các thiết kế phức tạp.
Tải xuống file đầy đủ để xem toàn bộ nội dung
Tải đầy đủ (107 trang)Nội dung chính
Tổng quan nghiên cứu
Bộ lọc miền log đã thu hút sự chú ý từ năm 1979, được Adams giới thiệu và Frey khôi phục vào năm 1993 với chiến lược thiết kế không gian trạng thái hàm mũ. Chúng khai thác bản chất diode của transistor lưỡng cực, mang lại tiềm năng lớn trong các ứng dụng tốc độ cao và công suất thấp. Đặc biệt, bộ lọc miền log mở ra khả năng hiện thực hóa một hệ thống tuyến tính bằng các khối mạch vốn dĩ phi tuyến, đồng thời hưởng lợi từ xử lý tín hiệu nén-giãn. Tuy nhiên, các bộ lọc này chịu ảnh hưởng trực tiếp từ những phi lý tưởng ở cấp độ transistor, gây ra các sai lệch đáng kể trong đáp ứng lọc và cản trở việc ứng dụng rộng rãi trong công nghiệp.
Luận văn này tập trung nghiên cứu, định lượng và phân loại các sai lệch đáp ứng của bộ lọc miền log do các phi lý tưởng chính của transistor. Các phi lý tưởng bao gồm điện trở ký sinh ở cực phát và cực nền, hệ số beta hữu hạn, hiệu ứng Early và sự không khớp diện tích. Mục tiêu tiếp theo là đề xuất các phương pháp bù điện tử tự nhiên và đơn giản để khắc phục những sai lệch này. Nghiên cứu này được hoàn thành vào tháng 5 năm 1998 tại Đại học McGill, Montreal, Canada. Việc hiểu rõ cơ chế sai lệch cho phép các nhà thiết kế dự đoán và bù đắp hiệu quả, giúp cải thiện hệ số Q của bộ lọc, duy trì tần số cắt hoặc tần số trung tâm mong muốn. Độ chính xác có thể tăng khoảng 4% so với lý thuyết, mở đường cho bộ lọc tự động điều chỉnh trên chip.
Cơ sở lý thuyết và phương pháp nghiên cứu
Khung lý thuyết áp dụng
Nghiên cứu này dựa trên hai khung lý thuyết chính là Lý thuyết Translinear và Tổng hợp Mạng Thang LC bằng Đồ thị Dòng Tín hiệu (SFG). Lý thuyết translinear khai thác tính tỷ lệ của độ dẫn truyền với dòng điện cực góp trong các transistor lưỡng cực. Các mạch này có thể thực hiện nhiều hàm đại số, với đầu vào và đầu ra hoàn toàn ở dạng dòng điện. Một đặc điểm quan trọng là sự biến thiên điện áp nhỏ (thường chỉ vài chục milivolt) do tín hiệu gây ra ít được quan tâm; thay vào đó, các chức năng mạch chủ yếu phụ thuộc vào tỷ lệ dòng điện bên trong mạch và có thể ít nhạy cảm với biến thiên nhiệt độ trong phạm vi hoạt động của silicon. Khi số lượng phần tử theo chiều kim đồng hồ và ngược chiều kim đồng hồ bằng nhau trong một vòng lặp translinear, mạch có thể hoàn toàn không phụ thuộc nhiệt độ.
Khung lý thuyết thứ hai là phương pháp đồ thị dòng tín hiệu (SFG) để tổng hợp bộ lọc, một phần mở rộng của việc mô phỏng mạng thang LC cổ điển. Phương pháp này biến đổi một nguyên mẫu mạng thang LC thụ động thành một mạch chủ động bằng cách mô phỏng các quan hệ i-v nội tại của các phần tử L và C. Ưu điểm là bảo toàn các đặc tính mong muốn của bộ lọc thụ động, như độ nhạy thấp trong dải thông của các mạng thang LC được kết cuối kép không tổn hao. Các khái niệm cốt lõi bao gồm các toán tử LOG và EXP, được sử dụng để nén và giải nén tín hiệu, cho phép hệ thống tuyến tính được hiện thực hóa từ các khối mạch phi tuyến. Bộ tích phân miền log là các khối xây dựng cơ bản, hoạt động theo mô hình EXP-H(s)-LOG, nơi H(s) là một hàm tuyến tính, và dòng điện phân cực Io có thể được xem là yếu tố "điều chỉnh" tụ điện, từ đó cho phép điều chỉnh điện tử tần số cắt của bộ lọc.
Phương pháp nghiên cứu
Nghiên cứu này sử dụng phương pháp phân tích bottom-up, bắt đầu từ các khối mạch miền log cơ bản và mở rộng sang các bộ lọc bậc hai và bậc cao. Dữ liệu được thu thập chủ yếu từ mô phỏng SPICE, bao gồm cả phân tích tín hiệu lớn và tín hiệu nhỏ, nhằm xác minh các kết quả lý thuyết. Phương pháp phân tích bao gồm việc xây dựng các mô hình toán học để định lượng ảnh hưởng của từng phi lý tưởng (điện trở ký sinh cực phát và cực nền, beta hữu hạn, hiệu ứng Early, và không khớp diện tích) lên các bộ lọc miền log.
Cỡ mẫu mô phỏng Monte Carlo là N=50 (biến thiên tụ) và N=100 (không khớp diện tích), với phân phối Gaussian có phương sai 0.001. Điều này đảm bảo tính đại diện thống kê và độ tin cậy của kết quả. Phương pháp chọn mẫu ngẫu nhiên được áp dụng để mô phỏng sự biến động ngẫu nhiên trong quá trình sản xuất. Mô phỏng SPICE được chọn vì khả năng mô tả chính xác hành vi transistor thực tế, cho phép phân tích chi tiết các phi lý tưởng mà các mô hình lý thuyết đơn giản có thể bỏ qua. Timeline nghiên cứu kéo dài đến tháng 5 năm 1998, với quá trình phân tích và xác minh được thực hiện liên tục qua các chương của luận văn.
Kết quả nghiên cứu và thảo luận
Những phát hiện chính
Nghiên cứu đã chỉ ra rõ ràng các sai lệch quan trọng trong đáp ứng của bộ lọc miền log do các phi lý tưởng của transistor.
- Ảnh hưởng của điện trở ký sinh cực phát (RE): Điện trở RE làm tăng điện áp hiệu dụng giữa cực nền và cực phát của transistor, làm sai lệch mối quan hệ translinear lý tưởng. Trong bộ tích phân miền log, RE gây ra một lỗi vô hướng
kRE = Io / (2VT + 2REIo). Mô phỏng với 80% chỉ số điều chế vàREN = REP = 20Rcho thấy sai số có thể đạt 1.05mV, tương đương 4% của điện áp nhiệt VT. Điều này dẫn đến sự dịch chuyển đáng kể của tần số cắt hoặc tần số trung tâm của bộ lọc, làm giảm hiệu suất so với thiết kế lý tưởng. - Ảnh hưởng của beta hữu hạn và hiệu ứng Early: Beta hữu hạn và hiệu ứng Early gây ra sự suy giảm hệ số Q của bộ lọc và làm méo đáp ứng tần số. Cụ thể, finite beta làm biến dạng các đường cong đáp ứng, trong khi hiệu ứng Early góp phần vào sự dịch chuyển tần số cắt. Các mô phỏng đã cho thấy bộ lọc bậc hai có thể bị suy giảm Q rõ rệt, ví dụ như từ giá trị lý tưởng xuống khoảng 70% trong một số cấu hình thực tế.
- Ảnh hưởng của sự không khớp diện tích: Sự không khớp diện tích giữa các transistor là một vấn đề thống kê. Mô phỏng Monte Carlo với N=100 lần chạy cho thấy rằng khi phương sai không khớp diện tích là 0.001, bộ lọc dạng thang LC có độ nhạy thấp hơn đáng kể so với cấu trúc ghép tầng của bộ lọc bậc hai, với độ lệch đáp ứng tần số trong dải thông thấp hơn khoảng 50%. Cấu trúc thang LC giữ được tính toàn vẹn của đáp ứng tần số tốt hơn.
- Tổng hợp các phi lý tưởng: Khi tất cả các phi lý tưởng (RE, RB, finite beta, hiệu ứng Early và không khớp diện tích) được xem xét đồng thời, các bộ lọc miền log thực tế (ví dụ: bộ lọc thông thấp Chebyshev bậc 7 và bộ lọc thông dải Chebyshev bậc 6) đã thể hiện sự dịch chuyển tần số cắt/tần số trung tâm, suy giảm hệ số Q và suy giảm gợn sóng trong dải thông so với mô hình lý tưởng. Bộ lọc thông thấp bậc hai có thể có tần số cắt dịch từ 1MHz lý tưởng xuống khoảng 0.95MHz, kèm suy giảm Q.
Thảo luận kết quả
Những phát hiện này nhấn mạnh rằng các phi lý tưởng của transistor là các yếu tố cơ bản ảnh hưởng đến hiệu suất của bộ lọc miền log. Nguyên nhân chính là do sự phá vỡ mối quan hệ logarit-hàm mũ lý tưởng mà các mạch translinear dựa vào. Điện trở ký sinh RE và RB tạo ra các thành phần tuyến tính trong các phương trình vốn dĩ phi tuyến, làm thay đổi điểm hoạt động và các hằng số thời gian hiệu dụng của bộ tích phân. Finite beta và hiệu ứng Early làm giảm trở kháng đầu vào và tăng dòng rò, ảnh hưởng đến sự khuếch đại và phân cực, từ đó làm giảm Q và dịch chuyển tần số.
So sánh với các nghiên cứu khác về bộ lọc thời gian liên tục, bộ lọc miền log thể hiện những thách thức độc đáo do tính chất phi tuyến của chúng, nhưng bù lại là tiềm năng cho tốc độ cao và công suất thấp. Việc sử dụng cấu trúc thang LC để tổng hợp bộ lọc miền log đã chứng minh khả năng duy trì độ nhạy thấp trong dải thông, tương tự như các bộ lọc LC thụ động. Đây là một lợi thế quan trọng so với các phương pháp tổng hợp khác như ghép tầng biquad, nơi độ nhạy với biến thiên linh kiện cao hơn. Dữ liệu từ các mô phỏng có thể được trình bày rõ ràng qua các biểu đồ đáp ứng tần số (magnitude và pha), biểu đồ phân tán Monte Carlo để minh họa các dịch chuyển và suy giảm hệ số Q, cũng như các bảng so sánh giá trị tần số cắt, Q-factor giữa các mô hình lý tưởng và thực tế. Các kết quả này cung cấp cái nhìn sâu sắc về các cơ chế sai lệch, là tiền đề cho việc phát triển các chiến lược bù điện tử hiệu quả.
Đề xuất và khuyến nghị
Dựa trên những phân tích chi tiết về các phi lý tưởng của transistor, luận văn đề xuất các giải pháp và khuyến nghị cụ thể nhằm cải thiện hiệu suất của bộ lọc miền log trong các ứng dụng thực tế.
- Triển khai bù điện tử cho điện trở ký sinh cực phát (RE): Để giảm thiểu sự dịch chuyển tần số cắt do RE, cần tích hợp mạch bù điện tử vào các bộ tích phân miền log. Giải pháp này tập trung vào việc điều chỉnh dòng phân cực
Iohoặc giá trị tụ điện hiệu dụngCeff. Bằng cách điều chỉnh điện áp điều khiểnVGtrong mạch gương dòng điện lập trình, có thể thay đổiIođể duy trìkREgần 1, giữ tần số cắt trong phạm vi sai số dưới 1% so với mục tiêu. Việc này có thể thực hiện trong quá trình hiệu chuẩn ban đầu hoặc thông qua cơ chế tự động điều chỉnh trên chip trong vòng vài miligiây. - Thiết kế mạch bù cho beta hữu hạn và hiệu ứng Early: Để chống lại sự suy giảm hệ số Q và dịch chuyển tần số do beta hữu hạn và hiệu ứng Early, khuyến nghị sử dụng các kỹ thuật bù dòng điện hoặc bù điện áp. Các nghiên cứu cho thấy việc thêm các mạch phản hồi cục bộ hoặc gương dòng điện được điều chỉnh có thể bù đắp dòng rò base, duy trì Q-factor trên 90% giá trị lý tưởng. Các phương pháp này cần được tích hợp vào thiết kế bộ tích phân miền log để đảm bảo rằng các đường cong đáp ứng duy trì độ sắc nét mong muốn và tần số trung tâm chính xác. Quá trình này kéo dài trong giai đoạn thiết kế mạch, với việc thử nghiệm nhiều cấu hình.
- Tối ưu hóa bố cục mạch để giảm không khớp diện tích: Đối với vấn đề không khớp diện tích, khuyến nghị tập trung vào các kỹ thuật bố cục vật lý (layout) trong thiết kế vi mạch. Việc sử dụng bố cục đối xứng (common-centroid layout) cho các cặp transistor quan trọng có thể giảm thiểu sự khác biệt về diện tích và các thông số khác, từ đó giảm phương sai đáp ứng của bộ lọc xuống dưới 0.5% tổng thể. Các nhà thiết kế nên ưu tiên các cấu trúc mạch dạng thang LC thay vì ghép tầng biquad để đạt được độ nhạy thấp hơn với biến thiên linh kiện, đảm bảo hiệu suất bộ lọc ổn định hơn trong quá trình sản xuất hàng loạt, với mục tiêu đạt độ chính xác trong dải thông là 99.5%.
- Phát triển hệ thống điều chỉnh tự động (Automatic Tuning Systems): Để xử lý tổng hợp các phi lý tưởng và sự phụ thuộc vào nhiệt độ, cần phát triển các hệ thống điều chỉnh tự động trên chip. Các hệ thống này có thể đo lường các thông số bộ lọc thực tế và điều chỉnh các dòng phân cực hoặc điện áp điều khiển linh hoạt. Mục tiêu là duy trì tần số cắt trong vòng 0.5% so với giá trị danh định và Q-factor trên 95% trong suốt dải nhiệt độ hoạt động, với thời gian điều chỉnh ước tính dưới 100 micro giây. Các nhà thiết kế chip và kỹ sư ứng dụng sẽ là những người thực hiện chính các giải pháp này.
Đối tượng nên tham khảo luận văn
Luận văn này cung cấp hiểu biết giá trị, hữu ích cho các nhóm đối tượng trong kỹ thuật điện tử và thiết kế mạch.
- Kỹ sư thiết kế vi mạch tích hợp (IC Designers): Những kỹ sư phát triển các mạch lọc analog thời gian liên tục sẽ tìm thấy trong luận văn các phương pháp phân tích chi tiết về nguồn gốc sai lệch trong bộ lọc miền log. Họ có thể áp dụng các kỹ thuật bù điện tử được đề xuất để cải thiện độ chính xác và độ ổn định của các thiết kế bộ lọc tốc độ cao, công suất thấp của mình, ví dụ như trong thiết kế các bộ lọc cho hệ thống truyền thông không dây hoặc cảm biến y sinh.
- Nghiên cứu sinh và học giả trong lĩnh vực điện tử tương tự: Luận văn là một tài liệu tham khảo quý giá cho các nhà nghiên cứu đang tìm hiểu về bộ lọc analog, mạch translinear, hoặc các kỹ thuật xử lý tín hiệu nén-giãn. Nội dung cung cấp khung lý thuyết vững chắc, phương pháp phân tích hệ thống và các kết quả mô phỏng SPICE chi tiết, giúp họ xây dựng nền tảng cho các nghiên cứu tiếp theo về tối ưu hóa hoặc ứng dụng bộ lọc miền log trong các công nghệ mới nổi.
- Sinh viên cao học ngành Kỹ thuật Điện, Điện tử và Máy tính: Đối với sinh viên đang theo học các khóa chuyên sâu về thiết kế mạch analog hoặc xử lý tín hiệu, luận văn này cung cấp một ví dụ điển hình về cách phân tích các phi lý tưởng trong mạch và phát triển các giải pháp bù đắp. Nó giúp củng cố kiến thức về hành vi của transistor, mô phỏng mạch điện tử, và các nguyên tắc tổng hợp bộ lọc, có thể dùng làm tài liệu tham khảo cho các đồ án môn học hoặc luận văn tốt nghiệp.
- Các nhà sản xuất thiết bị điện tử và công ty công nghệ: Các công ty phát triển sản phẩm yêu cầu hiệu suất lọc cao trong điều kiện công suất thấp và tốc độ cao có thể tham khảo luận văn để đánh giá tiềm năng và thách thức của việc tích hợp bộ lọc miền log. Hiểu biết về các phương pháp bù giúp họ đưa ra quyết định thiết kế sáng suốt hơn, giảm thiểu rủi ro trong quá trình phát triển sản phẩm và tận dụng tối đa các lợi thế của công nghệ này. Ví dụ, các công ty sản xuất thiết bị di động có thể tối ưu hóa thời lượng pin mà vẫn đảm bảo chất lượng tín hiệu.
Câu hỏi thường gặp
-
Bộ lọc miền log là gì và tại sao chúng lại quan trọng? Bộ lọc miền log là loại bộ lọc analog thời gian liên tục, khai thác bản chất phi tuyến (logarithmic-exponential) của transistor lưỡng cực để hiện thực hóa hệ thống tuyến tính. Chúng quan trọng vì tiềm năng ứng dụng trong mạch tốc độ cao, công suất thấp và khả năng điều chỉnh điện tử tần số dễ dàng. Điều này mở ra phương pháp thiết kế bộ lọc mới mẻ, hiệu quả hơn so với truyền thống như MOS-C, mang lại ưu thế trong các hệ thống điện tử hiện đại.
-
Các phi lý tưởng chính của transistor ảnh hưởng đến bộ lọc miền log như thế nào? Các phi lý tưởng chính bao gồm điện trở ký sinh cực phát và cực nền, beta hữu hạn, hiệu ứng Early và không khớp diện tích giữa các transistor. Những yếu tố này làm thay đổi các mối quan hệ dòng điện-điện áp lý tưởng, dẫn đến dịch chuyển tần số cắt/tần số trung tâm, suy giảm hệ số Q của bộ lọc và làm giảm gợn sóng trong dải thông, như đã chứng minh qua các mô phỏng SPICE chi tiết trong luận văn.
-
Nghiên cứu này đề xuất những phương pháp bù nào? Luận văn đề xuất các phương pháp bù điện tử tự nhiên và đơn giản. Đối với điện trở ký sinh, có thể điều chỉnh dòng phân cực
Iođể giữ tần số cắt ổn định. Đối với beta hữu hạn và hiệu ứng Early, các kỹ thuật bù dòng hoặc điện áp phản hồi có thể được sử dụng để duy trì hệ số Q. Ngoài ra, tối ưu hóa bố cục mạch (common-centroid layout) giúp giảm thiểu tác động của không khớp diện tích, tất cả nhằm đưa đáp ứng bộ lọc về gần lý tưởng. -
Mô phỏng Monte Carlo đã tiết lộ điều gì về độ nhạy của bộ lọc miền log? Mô phỏng Monte Carlo (N=50-100) cho thấy bộ lọc miền log tổng hợp từ mạng thang LC có độ nhạy thấp hơn đáng kể với biến thiên tụ và không khớp diện tích so với ghép tầng biquad. Độ lệch đáp ứng tần số trong dải thông của bộ lọc thang LC có thể thấp hơn 50% so với cấu trúc ghép tầng, khẳng định ưu thế về độ ổn định hiệu suất.
-
Luận văn này có ý nghĩa gì đối với việc ứng dụng bộ lọc miền log trong công nghiệp? Luận văn cung cấp cơ sở lý thuyết và thực nghiệm vững chắc để hiểu và khắc phục các thách thức của bộ lọc miền log trong môi trường thực tế. Việc định lượng các phi lý tưởng và đề xuất các giải pháp bù cho phép các nhà thiết kế dự đoán và giảm thiểu sai lệch, từ đó mở đường cho việc áp dụng công nghệ bộ lọc miền log một cách đáng tin cậy hơn trong các sản phẩm công nghiệp yêu cầu hiệu suất cao, như trong các hệ thống xử lý tín hiệu tiên tiến hoặc thiết bị IoT.
Kết luận
Luận văn này đã thực hiện một phân tích toàn diện và hệ thống về các sai lệch trong đáp ứng của bộ lọc miền log do các phi lý tưởng ở cấp độ transistor, một đóng góp quan trọng cho lĩnh vực kỹ thuật điện và máy tính.
- Đã định lượng ảnh hưởng của điện trở ký sinh cực phát và cực nền, beta hữu hạn, hiệu ứng Early, cùng không khớp diện tích lên bộ lọc miền log bậc hai và bậc cao.
- Đã chứng minh qua mô phỏng SPICE rằng các phi lý tưởng này gây ra sự dịch chuyển tần số cắt/tần số trung tâm, suy giảm hệ số Q, và làm giảm gợn sóng trong dải thông.
- Đã đề xuất các phương pháp bù điện tử tự nhiên và hiệu quả, cho phép điều chỉnh và khắc phục các sai lệch này, ví dụ như đưa tần số cắt về trong phạm vi 1% so với giá trị mục tiêu.
- Khẳng định ưu thế của phương pháp tổng hợp bộ lọc miền log dựa trên mạng thang LC về độ nhạy thấp đối với các biến thiên linh kiện so với cấu trúc ghép tầng.
- Mở ra hướng nghiên cứu về hệ thống điều chỉnh tự động trên chip, ứng phó với tổng hợp phi lý tưởng và phụ thuộc nhiệt độ.
Các kết quả của nghiên cứu này cung cấp cái nhìn sâu sắc cho các nhà thiết kế mạch, giúp họ xây dựng các bộ lọc miền log đáng tin cậy và hiệu quả hơn. Hãy cùng khám phá thêm tiềm năng của bộ lọc miền log trong các ứng dụng kỹ thuật số tương lai, nơi tốc độ cao và công suất thấp là yếu tố then chốt.
Trích đoạn nội dung luận án
Tải xuống để đọc toàn bộThis rnanusaipt has b e n reproduced from the microfilm master. UMI films the text diredly fmm the original or oopy submitted. Thus, some thesis and dissertation copies are in typeMer face, while others may be ftom any type of cornputer printer. The quality of this risproduction is dependent upon the quality of tho copy submitted.
Broken or indistinct piïnt, ooCored or poor qwlity illustrations and photographs, print bleedtfirough, substariôard margins, and improper alignment can adversely affed reproduction. In the unlikely event that the author did not send UMI a compiete manusuipt and there are missing pages, these will be noted. Also, if unauthorireci copyright material had to be removed, a note will indicate the deletion., maps, drawings, charts) are teproducecl by secüoning the otiginal, beginning at the upper left-hand corner and continuing from left to right in equal sections with small wertaps. Photographs inciuded in the original manuscript have b e n reproduœd xerographically in this copy.
Higher quality 6' x 9' bbck and M i t e photographie prinb are availabk for any photographs or illustrations appearing in this copy for an additional charge. Contact UMI directly to order. Be118 Howell Information and Leaming 300 North Zeeb Road, Ann Arbor, MI 48106-1346 USA 800-521-0600 Analysis and Compensation of Log-Domain Filter Deviations due to Transistor Nonidealities by Vincent W Leung Department of Electrical and Cornputer Engineering McGill University, Montreal May 1998 A Thesis submitted to the Faculty of Graduate Studies and Research in partial fulfilment of the requirements for the degree of Master of Engineering O Vincent W. Leung, 1998 191 ofCana, National Library Bibliothèque nationale du Canada Acquisitions a;rd Acquisitions et Bibliographic Services services bibliographiques 395 Wellington Street 395, NO Wdlhgtcm OnawaON K1AON4 ût?awaON K 1 A W canada canada The author has granted a non- L'auteur a accordé une Licence non exclusive licence ailowing the exclusive permettant à la National Library of Canada to Bibliothèque nationale du Canada de reproduce, loan, distribute or sel reproduire, prêter, distribuer ou copies of this thesis in microfom, vendre des copies de cette thèse sous paper or electronic formats.
la forme de microfiche/nlm, de reproduction sur papier ou sur format électronique. The author retains ownership of the L'auteur conserve la propriété du copyright in this thesis. Neither the droit d'auteur qui protège cette thèse. thesis nor substantial extracts fîom it Ni la thèse ni des extraits substantiels may be printed or othenvise de celle-ci ne doivent être imprimés reproduced without the author' s ou autrement reproduits sans son permission.
Abstract Log-domain filters have recently received considerable research attention as an intriguing alternative to the existing continuous-time filter implementations. Log-domain filtering explicitly employs the diode nature of bipolar transistors, resulting in a class of frequency-shaping translinear circuits. It demonstrates potential in high-speed and low- power applications. Most interesting of d l , it opens the door to elegantly realizing a linear system with inherently non-linear (logarithmic- exponential) circuit building blocks, and may benefit from the advantages offered by companding signal processing.
However, log-domain filters suffer directly from transistor-level nonidealities. This Lhesis will study the filter response deviations due to major transistor imperfections, which include parasitic emitter and base resistances, finite beta, Early effect, and area mismatches. SPICE simulations, both large and small-signal andysis, are perforrned to verify the results. By understanding the underlying deviation mechanisms, very natural and simple electronic compensation methods are proposed.
The analysis will cover both biquadratic and high-order ladder log-domain filters. Résumé Les filtres logarithmiques ont récemment reçu un intérêt considérable e n tant qu'alternative pour la conception de filtres analogiques. Ils exploitent la nature diode des transistors bipolaires résultant en une classe de circuits de filtres translinéaires. Ils démontrent un potentiel dans les applications à haute vitesse et à faible puissance.
Plus intéressant encore, ils offrent une alternative élégante pour la réalisation de systèmes linéaires tout en utilisant des circuits de base non linéaires (logarithmiques-exponentiels). Ils peuvent aussi bénéficier des propriétés avantageuses offertes par la méthode de traitement de signal connue sous le nom "companding". Cependant, les filtres logarithmiques sont affectés directement par les effets non- idéaux au niveau des transistors. Cette thèse présente une étude sur la déviation des caractéristiques des filtres logarithmiques due aux imperfections des transistors.
Ces imperfections incluent les résistances parasites de la base et de l'émetteur, le gain limité de courant, l'effet de Early, et la différence physique des transistors. Les résultats sont vérifiés avec des simulations de SPICE en utilisant de grands et petits signaux. La compréhension du mécanisme de déviation des différentes caractéristiques des filtres permet des méthodes simples de compensation. L'analyse inclue des filtres logarithmiques bi-quadratiques et des filtres d'ordres plus élevés.
Acknowledgments 1 extend my sincere appreciation to my supervisor, Professor Gordon W. Roberts, whose expertise and insight has guided me throughout the course of this research. He instilled in me the fun of analog circuit design as an i n t r i m g science and a charming art. 1 am inspired by his perseverance in pursuing a research goal, enthusiasm in teaching, and tireless effort in ensuring our work is presented with precision and clarity.
1 am deeply grateful to the many memben of the MACS lab for providing a stimulating and supportive research environment. Thanks to al1 my friends and colleagues; Mourad, Arman, Choon, John, Loai, Benoit who have always been a source of leaming and encouragement. Most irnportantly, 1 would like to thank rny family for their love and support. And my wife Venus, who has always been my true companioa through al1 the joyful as weil as the difficult times.
To whom 1 lovingly dedicate this dissertation. Lastly, 1 must express my uunost gratitude to God for His steadfast love and wonderful guidance. 1 see it a special blessing having the chance to present my first research result in Hong Kong, the place where 1 was bom ruid felt so dear, in our honeymoon. iii Table of Contents Abstract.
11 Table of Contents. List of Figures. vil List of Tables. 1 1 -1 Background and Motivation .2 Nonlinear Signal Processing in Log-Domain .2 Translinear Circuit Examples .3 LOG and EXP Operators .4 Linearization of Log-Domain System .5 Log-domain Integrators.
12 2 Synthesis of Log-Domain Filters.1 Exponential State-Space Synthesis .2 LC Ladder(SFG) Synthesis .1 Log-Domain Lowpass Biquadratic Filter .2 Log-Domain Bandpass Biquadratic Filter .3 High-Order Log-Domain Lowpass Filter .4 High-Order Log-Domain Bandpass Filter .3 High-Order Filter Sensitivity- Comparative Studies. 31 3 Nonideality Analysis of Biquadratic Log-Domain Filters. 33 Parasitic Emitter Resistances (RE). 39 Parasitic Base Resistances (RB).
46 Area Mismatches- Statistical Analysis. 52 Extension to Bandpass Biquad Filters. 54 4 Extending the Nonideality Analysis to High-Order Ladder Filters .1 Relationships to Classical Filter Theones .2 Study of Nonideal High-Order Log-domain Filters .1 Classical Theories of Nonideal LC Ladder .2 Applications to Log-Domain Filters .3 Compensation of Hig h-Order Log-Domain Filters .1 Parasitic Emitter Resistances (RE) .4 Extension to High-Order Bandpass Log-Domain Ladder Filters .4 Irnplementation Considerations Under Finite Beta .1 Summary of Results .2 Topics of Future Research. -84 1 Synthesis of High-Oder Log-Domain Filter by Cascade o f Biquads.
84 2 Deviation of Equation (3. Compensation of RE. 87 3 Goodness of Fit Test. 90 List of Figures 1.1 A general closed-loop of forward-biased junction demonstrating the Translinear Principle.
4 1-2 Type "B" two-quadrant translinear multiplier. 7 1-3 Voltage-programmable current mirror. 7 1-4 Signal companding by LOG and EXP operators. IO 1-5 Signal-flow-graph of a typical log-domain sub-circuit.
10 1-6 (a) SFG of an arbitrary system to be implemented in 1og. (b) An implementation with individually-linearized log-domain sub. (c) An economical log-domain system implementation. 1-7 Log-domain cells with opposite polanties.
13 1-8 Log-domain positive and negative integrator pair. 13 1-9 Log-domain integrator Signal-Flow-Graph .10 Darnped log-domam mtegrator. 15 2- 1 Simplified demonstration of exponential state-space synthesis method. 19 2-2 Synthesis of lowpass log-domain biquad: (a) passive prototype.
(b) the linear SFG. (c) the corresponding log-domain SFG. and (d) the final log-domain f i t e r .22 vii Synthesis of bandpass logdomairi biquad: (a) passive prototype. (b) the linear SFG.
(c) the corresponding log-domain SFG. and (d) the final log-domain fiilter .24 7th-order Chebyshev Iowpass LC ladder prototype .25 7th-order Chebyshev lowpass filter: (a) the log-domain SFG, (b) the actual circuit implementation. 26 6th-order C hebyshev bandpass LC ladder prototype .27 continued next page. 28 6th-order Chebyshev bandpass filter: (a) the log-domain SFG, (b) the actual circuit implementation.
29 Sensitivity of high-order log-domain filters on capacitor variations.30 Sensitivity of high-order log-domain fdters on transistor area mismatches. 31 Simulations of log-domain filters with ideal and realistic transistor models: (a) lowpass biquad filter, (b) bandpass biquad filter, (c) 7th-order Chebyshev lowpass ladder filter, and (d) 6th-order Chebyshev bandpass filter. 32 Log-domain cells showing the parasitic emitter resistances. 35 Effecu of RE on: (a) log-domain integrator, and (b) the log-domain biquad .37 Effects of RE on filter cutoff frequency.
38 Simulated results of nonzero RE compensation. 39 Effects of finite beta: (a) feedback mechanism of log-domain cells, (b) log-domain integrator, and (c) log-domain biquad. 41 Effects of fmite beta on filter Q factor. 42 (a) Compensation of the nonideal effects due to finite beta, and (b) the simulated results.
43 Effects of RB on filter cutoff frequency. 44 Nonideal log-domain biquad SFG due to Early effects. 46 3- 10 Effecu of finite Early voltage on: (a) cutoff frequency. 47 viii 3- 1 1 Nonideal log-domain biquad SFG due to area mismatches.
48 3- 12 Filter response deviations of the log-domain biquad when the variance of area mismatch equals 0.3 1 4- 1 Models for (a) a dissipative inductor. and (b) a dissipative capacitor. 61 4-2 Nonideal models for (a) an inductor and (b) a capacitor. It shows both the component.
tolerance and the parasitic dissipation.62 4-3 Passive ladder equivalence of log-domain fdter under nonzero RE. 67 4-4 Compensation of the nonideal effects due to nonzero RE. 68 4-5 Compensation of the 7th-order log-domain filter under finite RE. 69 4-7 Passive ladder equivalence of log-domain fdter under fmite beta.
71 4-8 Compensation of the nonideal effects due to finite beta. 71 4-9 Compensations of fmite beta on high-order log-domain ladder fdter. 7 2 4- 1O Compensations of Early effects on high-order log-domain ladder filter. 73 4- 1 1 Passive ladder equivalence of nonideal log-domain bandpass ladder filter .73 4- 12 Four topologies of the log-domain bandpass biquad filter .76 4- 13 Simulated frequency responses showing the effects of beta under different topologies (a) bandpass biquad.
77 4- 14 Four topologies of the log-domain lowpass biquad filter. 78 A- 1 7th-order log-domain fïlter by biquad-cascade. 85 List of Tables Component values for the 7th-order lowpass LC ladder. 23 Component values for the 6th-order bandpass LC ladder.
27 Filter performances under different mismatch conditions. 49 Monte Car10 simulations showing effects of area mismatches. 52 Combined effects of device nonidealities. 53 Summary of log-domain bandpass biquad deviations.
53 Magnitude and phase errors of tog-domain integrators .58 Effects of RE on the high-order lowpass log-domain filter. 64 Effects of beta on the high-order lowpass log-domain filter. 65 Corn bined effects of device nonidealities. 66 Qualitative description of logdomain filter deviations.
80 Capacitors of the 7th-order biquad-cascade log-domain füter. 87 A-2 Goodness-of-fit test on the simulated data shown in Section 3.1 Background and Motivation Log-domain filters have recently received tremendous research attention as an inuiguing alternative to the existing conrinuous-time filter implementation methods, such as MOS-C and Transconductance-C 111. They were originally invented by Adams [2] in 1979 for easy electronic tunability, and recently rekindled by Frey who proposed a general exponential state-space design strategy [3]. Logdomain filtering explicitly employs the diode nature of bipolar transistors, resulting in a class of frequency-shaping translinear cir- cuit [4].
Nội dung được bảo vệ bản quyền — Tải xuống đầy đủ
Trích dẫn luận án này
Vincent W. Leung (1998). Analysis and compensation of log domain filter deviations du [Luận án tiến sĩ, McGill University]. LuanAn.net. https://luanan.net/tai-lieu-khac/analysis-and-compensation-of-log-domain-filter-deviations-due-to-transistor
Câu hỏi thường gặp
Luận án "Analysis and compensation of log domain filter deviations du" nghiên cứu về vấn đề gì?
Phân tích chuyên sâu và đề xuất giải pháp bù trừ cho các sai lệch của bộ lọc miền log, giúp nâng cao đáng kể hiệu suất và độ tin cậy của hệ thống.
Luận án "Analysis and compensation of log domain filter deviations du" được bảo vệ tại trường nào?
Luận án này được bảo vệ tại McGill University. Năm bảo vệ: 1998.
Luận án "Analysis and compensation of log domain filter deviations du" thuộc chuyên ngành gì?
Luận án "Analysis and compensation of log domain filter deviations du" thuộc chuyên ngành Electrical and Computer Engineering. Danh mục: Tài liệu khác.
Luận án "Analysis and compensation of log domain filter deviations du" có bao nhiêu trang?
Luận án "Analysis and compensation of log domain filter deviations du" có 107 trang. Bạn có thể xem trước một phần tài liệu ngay trên trang web trước khi tải về.
Cách tải luận án "Analysis and compensation of log domain filter deviations du" về máy như thế nào?
Để tải luận án về máy, bạn nhấn nút "Tải xuống ngay" trên trang này, sau đó hoàn tất thanh toán phí lưu trữ. File sẽ được tải xuống ngay sau khi thanh toán thành công. Hỗ trợ qua Zalo: 0559 297 239.